WO2005036402A1 - テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 - Google Patents

テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 Download PDF

Info

Publication number
WO2005036402A1
WO2005036402A1 PCT/JP2004/014659 JP2004014659W WO2005036402A1 WO 2005036402 A1 WO2005036402 A1 WO 2005036402A1 JP 2004014659 W JP2004014659 W JP 2004014659W WO 2005036402 A1 WO2005036402 A1 WO 2005036402A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
instruction
range
setting
pattern
Prior art date
Application number
PCT/JP2004/014659
Other languages
English (en)
French (fr)
Inventor
Mitsuo Hori
Hideki Tada
Takahiro Kataoka
Hiroyuki Sekiguchi
Kazuo Mukawa
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to EP04792070A priority Critical patent/EP1672508A4/en
Priority to JP2005514571A priority patent/JPWO2005036402A1/ja
Publication of WO2005036402A1 publication Critical patent/WO2005036402A1/ja
Priority to US11/211,162 priority patent/US7269773B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Definitions

  • Test program debug device semiconductor test device, test program debug method, and test method
  • the present invention relates to a test program debug device, a semiconductor test device, a test program debugging method, and a test method.
  • the present invention relates to a test program debugging apparatus and a test program debugging method for virtually executing a test program for a semiconductor test apparatus to debug a test program, and to test a device under test by executing the test program.
  • the present invention relates to a semiconductor test device and a test method.
  • a semiconductor test apparatus executes a test program for the semiconductor test apparatus, thereby supplying a test pattern to the device under test and performing various tests on the device under test.
  • This test program consists of a huge number of instructions that specify test conditions, test pattern generation, test pattern comparison, etc., and are created or changed according to the type of semiconductor test equipment and the type of device under test. . If a test program is created or modified, it must be verified that the test program operates properly.
  • test programs are verified by using a general-purpose computer such as a workstation to execute a test program on a semiconductor test device and a test program debug device that simulates a device under test (for example, a test program).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2001-51025
  • the test program is composed of a huge number of instructions as described above, and therefore, it takes a lot of time to execute the test program.
  • the conventional test program debug device cannot execute only a part of the instructions of the test program, and can verify only the instructions of some of the plurality of test items. Multiple test patterns Even when verifying only an instruction for generating a part of the test pattern, all instructions of the test program must be executed. Therefore, there was a problem that it took a lot of time to verify the test program.
  • an object of the present invention is to provide a test apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous embodiments of the present invention.
  • a test program debugging apparatus for debugging a test program for a semiconductor test apparatus, wherein a device simulator under test simulating a device under test and a test program are executed.
  • a semiconductor test apparatus simulator for simulating the semiconductor test apparatus and supplying a test pattern to the device simulator under test.
  • the semiconductor test equipment simulator includes a verification range obtaining unit that obtains a verification range that is a range of an instruction to be verified in the test program, and a verification range acquisition unit that includes a non-verification range other than the verification range in the test program.
  • an instruction execution unit for executing the non-setting instruction simplified by the instruction simplification unit.
  • the non-setting instruction is, as a non-setting instruction, a pattern generation instruction for generating a test pattern, and a pattern for comparing an output pattern output from the device simulator under test with an expected value for the test pattern.
  • the instruction simplification unit includes a comparison instruction, the instruction simplification unit simplifies the pattern generation instruction and the pattern comparison instruction, and the instruction execution unit executes the verification range instruction and the setting instruction, and the simplified pattern generation instruction and the pattern comparison instruction. May be.
  • the instruction simplification unit may set the non-setting instruction as an instruction that is not executed by the instruction execution unit, and the instruction execution unit may execute the verification range instruction and the setting instruction, and may not execute the non-setting instruction.
  • debugging of a test program for a semiconductor test apparatus is performed.
  • the semiconductor test equipment simulator acquires a verification range that is a range of instructions to be verified in the test program, and the device-under-test simulator obtains a non-verification range that is a range other than the verification range in the test program.
  • the non-verification range instructions included in the non-verification range instructions other than the setting instruction for setting the device-under-test simulator are simply executed.
  • the device simulator under test holds in advance the output pattern for the test pattern supplied by the simulator power of the semiconductor test equipment, and holds in advance the test pattern of the simulator power of the semiconductor test equipment based on the non-setting instruction. Then, an output pattern may be output.
  • a semiconductor test apparatus for testing a device under test by executing a test program, wherein a range of an instruction to be used for testing the device under test in the test program.
  • a test range acquisition unit that acquires a test range that is a non-test range instruction included in a non-test range that is a range other than the test range in the test program, other than a setting instruction for setting the device under test
  • An instruction simplification unit that simplifies the non-setting instruction, and an instruction execution unit that executes the non-setting instruction simplified by the test range instruction, the setting instruction, and the instruction simplification unit included in the test range.
  • the non-setting instruction is, as the non-setting instruction, a pattern generation instruction for generating a test pattern and a pattern comparison instruction for comparing the test pattern output from the device under test with the expected value for the test pattern.
  • the instruction simplification unit simulates the pattern generation instruction and the pattern comparison instruction
  • the instruction execution unit simulates the test range instruction and the setting instruction, and the simplified pattern generation instruction and the pattern comparison instruction. May be performed.
  • a device simulator under test that simulates a device under test, and a test program for a semiconductor test device are executed to simulate the semiconductor test device, thereby providing a device simulator under test.
  • Test equipment that supplies test patterns to the semiconductor
  • a test program debugging method using a test program debugging device including a simulator wherein a step of obtaining a verification range, which is a range of an instruction to be verified in the test program, and a range other than the verification range of the test program.
  • a test method for testing a device under test by executing a test program comprising: The step of acquiring a certain test range and the non-test range instructions included in the non-test range, which is a range other than the test range in the test program, are the non-test range commands other than the setting command for setting the device under test. There is a step of simplifying the setting instruction, and a step of executing a test range instruction, a setting instruction, and a simplified non-setting instruction included in the test range.
  • test program debugging device and a test program debugging method capable of accurately verifying a desired instruction included in a test program in a short time, and to provide a desired test item included in a test program.
  • a semiconductor test apparatus and a test method that can selectively test can be provided.
  • FIG. 1 is a diagram showing an example of a configuration of a test program debugging device 100.
  • FIG. 2 is a diagram showing an example of a configuration of a semiconductor test apparatus 200.
  • FIG. 3 is a diagram showing an example of a configuration of a test program 110 and a pattern program 300.
  • FIG. 1 shows an example of a configuration of a test program debugging device 100 according to an embodiment of the present invention.
  • the test program debug device 100 is implemented by a general-purpose computer such as a workstation, and simulates the operation of the semiconductor test device 200 and the device under test 202 to verify whether the test program 110 operates normally. To debug. As described above, since the test program debug device 100 simulates the semiconductor test device 200 and the device under test 202, first, the configuration and operation of the actual semiconductor test device 200 will be described with reference to FIG. .
  • FIG. 2 shows an example of a configuration of a semiconductor test apparatus 200 according to an embodiment of the present invention.
  • the semiconductor test apparatus 200 includes a test module 206 connected to the device under test 202 to exchange test patterns with the device under test 202, a test module control unit 204 for controlling the test module 206, and a test module control unit 204. And a tester bus 222 connecting the test module 206 and the test module 206.
  • the test module control unit 204 includes a test program 110, an application program 210, a language analysis execution unit 212, and a tester library 21. 4 and a tester bus driver 216. Then, the application program 210 functions as the test range obtaining unit 218 and the instruction simpler unit 220.
  • the test module 206 includes a register 224, a memory 226, and a test execution unit 228.
  • the test program 110 describes the contents of a test performed on the device under test 202.
  • the language analysis execution unit 212 analyzes the syntax of the test program 110 and operates the semiconductor test apparatus 200 according to the test program 110.
  • the application program 210 operates in cooperation with the test program 110 and the language analysis execution unit 212, and controls application of a test pattern to the device under test 202.
  • the tester library 214 converts the instructions of the test program 110 parsed by the language analysis executing unit 212 into register-level instructions, generates pattern data, sets the test module 206, and sets up the test module 206. Is instructed to perform a measurement operation. Then, the tester bus driver 216 transfers the pattern data generated by the tester library 214 to the register 224 via the tester bus 222.
  • the register 224 stores the pattern data generated by the tester library 214, and supplies the stored pattern data to the test execution unit 228 directly or via the memory 226. Then, the test execution unit 228 tests the device under test 202 based on the pattern data stored in the register 224 or the memory 226, and stores the test result in the register 224 or the memory 226. Then, the tester bus driver 216 takes in the test results stored in the register 224 or the memory 226 into the tester library 214 via the tester bus 222. Then, the application program 210 performs pass / fail judgment of the device under test 202, characteristic analysis of the device under test 202, and the like based on the test results taken into the tester library 214.
  • the test program debug device 100 shown in FIG. 1 simulates the operations of the semiconductor test device 200 and the device under test 202, and verifies whether or not the test program 110 operates normally. To debug. Next, the configuration and operation of the test program debug device 100 will be described with reference to FIG.
  • the test program debug apparatus 100 includes a device under test simulator 104 that simulates the device under test 202, and a semiconductor test apparatus 200 that executes the test program 110. And a semiconductor test apparatus simulator 102 that simulates a test pattern and supplies a test pattern to the device under test 202.
  • the semiconductor test equipment simulator 102 includes a test module emulator 108 that emulates the test module 206, an emulator control unit 106 that controls the test module emulator 108, an emulator control unit 106, and a test module emulator 108. And a test result analysis / judgment unit 136 for analyzing the test result of the device simulator under test 104.
  • the emulator control unit 106 includes a test program 110, an application program 112, a language analysis execution unit 114, a tester library 116, and a tester bus emulator 118. Then, the application program 112 functions as a verification range acquisition unit 120 and a command simplification unit 122.
  • the test module emulator 108 includes a virtual register 126, a virtual memory 128, and a virtual test execution unit 130.
  • the emulator control unit 106 performs the same operation as the test module control unit 204 shown in FIG. 2, and controls the test module emulator 108 that realizes the operation of the test module 206 shown in FIG. 2 by software.
  • the test program 110 is a ported version of the test program 110 shown in FIG. 2, and is to be debugged by the test program debug device 100.
  • the language analysis execution unit 114 analyzes the syntax of the test program 110 and operates the semiconductor test equipment simulator 102 according to the test program 110.
  • the application program 112 operates in cooperation with the test program 110 and the language analysis execution unit 114, and controls application of a test pattern to the device simulator 104 under test.
  • the tester library 116 is an example of the instruction execution unit of the present invention.
  • the language analysis execution unit 114 converts the instructions of the test program 110 parsed by the language analysis execution unit 114 into register-level instructions to generate pattern data. And setting of the test module emulator 108, and instructs the test module emulator 108 to perform a measurement operation. Then, the test bus emulator 118 transfers the pattern data generated by the tester library 116 to the virtual register 126 via the virtual tester bus 124.
  • the virtual register 126 stores the pattern data generated by the tester library 116, and supplies the stored pattern data to the virtual test execution unit 130 directly or via the virtual memory 128. Then, the virtual test execution unit 130 sets the virtual register 126 or The virtual memory 128 performs a virtual test of the device under test simulator 104 based on the pattern data, and stores the virtual test result in the virtual register 126 or the virtual memory 128. Then, the tester bus emulator 118 takes in the virtual test result stored in the virtual register 126 or the virtual memory 128 into the tester library 116 via the virtual tester bus 124.
  • test result analysis determination unit 136 compares the virtual test result stored in the tester library 116, the virtual register 126, or the virtual memory 128 with the expected value of the virtual test result generated in advance. Then, the test result analysis / determination unit 136 verifies whether the test program 110 is operating normally, and notifies the user of the verification result. For example, when the virtual test result is different from the expected value, the line number or the like of the test program 110 that is the basis of the virtual test result is displayed on a monitor or printed by a printer.
  • FIG. 3 shows an example of the configuration of the test program 110 and the pattern program 300.
  • the test program 110 measures, for each test number 302, which is an identifier of a test item, a test condition instruction group 304 for specifying test conditions, and an output pattern from the device under test 202 or the test module emulator 108.
  • a measurement instruction group 306 is provided.
  • the measurement instruction group 306 includes a setting instruction 308 that is an instruction for setting the test module 206 or the test module emulator 108, a pattern generation instruction 310 that is an instruction for generating a test pattern, and a test pattern
  • a pattern comparison instruction 312 for comparing an output pattern output from the device under test 202 or the device under test simulator 104 with an expected value generated in advance.
  • the setting instruction 308 is, for example, setting of a register value.
  • the pattern program 300 is called by the pattern generation instruction 310 and has information for generating a test pattern. Specifically, the pattern program 300 holds pattern data 316 indicating the test pattern in association with the address 314 of the test pattern.
  • the test program debugging device 100 shown in FIG. 1 verifies the test program 110 by sequentially executing the test program 110 shown in FIG. Or a range of the pattern data to be verified in the pattern program 300, and the instructions of a part of the selected test program 110 may be verified! That is, the verification range obtaining unit 120 obtains a verification range, which is a range of an instruction to be verified in the test program 110, based on a user's instruction input. For example, when the user specifies the test number 302 or the range of the test number 302 in the test program 110, the verification range obtaining unit 120 obtains the test number 302 or the range of the test number 302 as the verification range. I do.
  • the verification range acquisition unit 120 may acquire, as a verification range, a range of a test pattern to be verified in the pattern program 300 based on a user's instruction input. For example, when the user specifies the address 314 of the test pattern in the pattern program 300 or the range of the address 314 of the test pattern, the verification range acquisition unit 120 outputs the test pattern of the address 314 of the specified test pattern or the specified test pattern. The test pattern in the range of the test pattern address 314 may be acquired as the verification range. In addition, when the test pattern address 314 and the count range in the pattern program 300 are specified by the user, the verification range obtaining unit 120 determines the test pattern within the specified count range from the specified test pattern address 314. May be acquired as the verification range. If none of the address 314 of the test pattern, the address range of the test pattern, and the address 314 of the test pattern and the count range are specified, the verification range obtaining unit 120 transmits the All test patterns may be acquired as the verification range.
  • the instruction simplification unit 122 includes, among the non-verification range instructions which are instructions included in the non-verification range that is a range other than the verification range acquired by the verification range acquisition unit 120 in the test program 110,
  • the non-setting instruction which is an instruction other than the setting instruction 308 for setting the device simulator under test 104, is simplified.
  • the instruction simplification unit 122 simplifies the pattern generation instruction 310 and the pattern comparison instruction 312, which are non-setting instructions, and converts them into simple instructions.
  • the instruction simplification unit 122 detects an execution instruction of the test pattern provided in the preceding stage of the pattern generation instruction 310, and simply executes an instruction subsequent to the execution instruction of the test pattern in a test item including the execution instruction of the test pattern. Do
  • the tester library 116 checks the verification range instruction which is an instruction included in the verification range acquired by the verification range acquisition unit 120, the setting instruction 308 of the non-verification range instruction, and the non-verification instruction.
  • the non-setting instruction simplified by the instruction simplification unit 122 among the verification instructions is executed, and the test module emulator 108 is operated.
  • the instruction simple setting unit 122 may set the non-setting instruction as an instruction that is not executed by the tester library 116.
  • the tester library 116 may execute the verification range instruction and the setting instruction, and may not execute the non-setting instruction.
  • the verification range specified by the user can be verified in a short time by simplifying the command other than the verification range obtained from the user. Furthermore, among instructions outside the verification range acquired from the user, instructions for setting the register values of the device simulator under test 104 and the like are executed without simplification, thereby verifying some instructions of the test program 110. Even when the range is within the range, the device under test simulator 104 can be operated in the same environment as in the case where all of the test programs 110 are verified, so that the test programs 110 can be accurately verified.
  • the device simulator under test 104 executes the simulation based on the non-setting command in a simple setting. May be.
  • the device-under-test simulator 104 has an output pattern table 138 in which output patterns for the test patterns supplied from the semiconductor test apparatus simulator 102 are stored in advance. Then, for the test pattern from the semiconductor test equipment simulator 102 based on the non-setting instruction, the device simulator under test 104 outputs an output pattern held in advance in association with the test pattern.
  • the simulation time by the device-under-test simulator 104 can be reduced, and the verification range can be quickly verified.
  • the semiconductor test apparatus 200 shown in FIG. 2 tests the device under test 202 by sequentially executing the test program 110 shown in FIG.
  • a range of instructions to be tested or a range of pattern data to be tested in the pattern program 300 may be selected to test a part of the selected test program 110.
  • the test range obtaining unit 218 obtains a test range which is a range of an instruction to be tested in the test program 110 based on an instruction input by the user.
  • a test producer When the user designates the test number 302 or the range of the test number 302 in the system 110, the test range acquisition unit 218 acquires the test number 302 or the range of the test number 302 as the test range.
  • the test range acquisition unit 218 may acquire, as a test range, a range of a test pattern to be tested in the pattern program 300 based on a user's instruction input.
  • the test range acquisition unit 218 determines the test pattern of the address 314 of the specified test pattern or the specified test pattern.
  • the test pattern in the range of the test pattern address 314 may be acquired as the test range.
  • the test range obtaining unit 218 determines the test pattern within the specified count range from the address 314 of the specified test pattern. May be acquired as the test range. If none of the test pattern address 314, the test pattern address range, and the test pattern address 314 and the count range are specified, the test range obtaining unit 218 May be obtained as a test range.
  • the instruction simplification unit 220 includes a non-test range instruction that is an instruction included in a non-test range that is a range other than the test range acquired by the test range acquisition unit 218 in the test program 110.
  • the non-setting instruction other than the setting instruction 308 for setting the device under test 202 is simplified.
  • the command simplification unit 220 simplifies the pattern generation command 310 and the pattern comparison command 312, which are non-setting commands, and converts them into simple commands.
  • the tester library 214 includes a test range instruction which is an instruction included in the test range acquired by the test range acquisition unit 218, a setting instruction 308 among non-test range instructions, and an instruction simplification unit 220 among non-test range instructions.
  • the instruction simplification unit 220 may set the non-setting instruction as an instruction not executed by the tester library 214 as another example of the non-setting instruction. Then, the tester library 214 may execute the test range instruction and the setting instruction, and may not execute the non-setting instruction.
  • test range specified by the user can be tested in a short time. Furthermore, when a command for setting the register value of the device under test 202 among instructions other than the test range obtained from the user is executed without simplification, a part of the test program 110 is set as the test range. Even so, the device under test 202 can be operated in the same environment as when all the test programs 110 are tested, so that the test program 110 can be accurately tested.
  • test program debug device and a test program debug method capable of accurately verifying a desired instruction included in a test program in a short time.
  • a semiconductor test apparatus and a test method capable of selectively testing desired test items included in the semiconductor device can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　本発明のテストプログラムデバッグ装置は、被試験デバイスシミュレータ及び半導体試験装置シミュレータとを備える。そして、半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを有する。

Description

明 細 書
テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッ グ方法、及び試験方法
技術分野
[0001] 本発明は、テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバ ッグ方法、及び試験方法に関する。特に本発明は、半導体試験装置用のテストプロ グラムを仮想的に実行してテストプログラムのデバッグを行うテストプログラムデバッグ 装置及びテストプログラムデバッグ方法、並びにテストプログラムを実行することにより 被試験デバイスを試験する半導体試験装置及び試験方法に関する。
背景技術
[0002] 半導体試験装置は、半導体試験装置用のテストプログラムを実行することにより、被 試験デバイスにテストパターンを供給して、被試験デバイスの各種試験を行う。このテ ストプログラムは、試験条件、テストパターンの生成、テストパターンの比較等を規定 する膨大な命令で構成されており、半導体試験装置の種類及び被試験デバイスの 種類に併せて作成又は変更される。そして、テストプログラムが作成又は変更された 場合には、そのテストプログラムが正常に動作するもの力否かの検証を行わなければ ならない。そこで、従来、ワークステーション等の汎用コンピュータを用いて半導体試 験装置及び被試験デバイスをシミュレートするテストプログラムデバッグ装置にテスト プログラムを実行させることによって、テストプログラムの検証が行われている（例えば
、特許文献 1参照。）。
特許文献 1：特開 2001— 51025号公報
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、上述のようにテストプログラムは膨大な命令で構成されて 、るため、テ ストプログラムの実行には多大な時間が要される。また、従来のテストプログラムデバ ッグ装置は、テストプログラムの一部の命令のみを実行することができず、複数の試 験項目のうちの一部の試験項目の命令だけを検証することや、複数のテストパターン のうちの一部のテストパターンを生成するための命令だけを検証する場合であっても 、テストプログラムの全命令を実行させなければならない。そのため、テストプログラム の検証に多大な時間を要するという課題があった。
[0004] そこで本発明は、上記の課題を解決することができる試験装置を提供することを目 的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより 達成される。また従属項は本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0005] 本発明の第 1の形態によると、半導体試験装置用のテストプログラムのデバッグを 行うテストプログラムデバッグ装置であって、被試験デバイスをシミュレートする被試験 デバイスシミュレータと、テストプログラムを実行して半導体試験装置をシミュレートし 、被試験デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレ一 タとを備える。
[0006] 半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲で ある検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外 の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレ ータの設定を行うための設定命令以外の非設定命令を単純ィ匕する命令単純ィ匕部と 、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純 化された非設定命令を実行する命令実行部とを有する。
[0007] 非設定命令は、非設定命令として、テストパターンの生成を行うためのパターン生 成命令、及びテストパターンに対して被試験デバイスシミュレータから出力された出 力パターンを期待値と比較するパターン比較命令を含み、命令単純化部は、パター ン生成命令及びパターン比較命令を単純化し、命令実行部は、検証範囲命令及び 設定命令、並びに単純化されたパターン生成命令及びパターン比較命令を実行し てもよい。
[0008] 命令単純化部は、非設定命令を命令実行部によって実行されない命令として設定 し、命令実行部は、検証範囲命令及び設定命令を実行し、非設定命令を実行しなく てもよい。
[0009] 本発明の第 2の形態によると、半導体試験装置用のテストプログラムのデバッグを 行うテストプログラムデバッグ装置であって、被試験デバイスをシミュレートする被試験 デバイスシミュレータと、テストプログラムを実行して半導体試験装置をシミュレートし 、被試験デバイスシミュレータにテストパターンの受け渡しを行う半導体試験装置シミ ユレ一タとを備える。
[0010] 半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲で ある検証範囲を取得し、被試験デバイスシミュレータは、テストプログラムのうちの検 証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デ バイスシミュレータの設定を行うための設定命令以外の非設定命令に基づくシミュレ ートを単純ィ匕して実行する。
[0011] 被試験デバイスシミュレータは、半導体試験装置シミュレータ力 供給されたテスト ノ ターンに対する出力パターンを予め保持しており、非設定命令に基づく半導体試 験装置シミュレータ力 のテストパターンに対して、予め保持して 、る出力パターンを 出力してもよい。
[0012] 本発明の第 3の形態によると、テストプログラムを実行することにより被試験デバイス を試験する半導体試験装置であって、テストプログラムのうちの被試験デバイスの試 験に用いるべき命令の範囲である試験範囲を取得する試験範囲取得部と、テストプ ログラムのうちの試験範囲以外の範囲である非試験範囲に含まれる非試験範囲命令 のうち、被試験デバイスの設定を行うための設定命令以外の非設定命令を単純ィ匕す る命令単純化部と、試験範囲に含まれる試験範囲命令、設定命令、及び命令単純 化部によって単純化された非設定命令を実行する命令実行部とを備える。
[0013] 非設定命令は、非設定命令として、テストパターンの生成を行うためのパターン生 成命令、及びテストパターンに対して被試験デバイスから出力されたテストパターンを 期待値と比較するパターン比較命令を含み、命令単純化部は、パターン生成命令及 びパターン比較命令を単純ィ匕し、命令実行部は、試験範囲命令及び設定命令、並 びに単純ィ匕されたパターン生成命令及びパターン比較命令を実行してもよい。
[0014] 本発明の第 4の形態によると、被試験デバイスをシミュレートする被試験デバイスシ ミュレータと、半導体試験装置用のテストプログラムを実行して半導体試験装置をシミ ュレートし、被試験デバイスシミュレータにテストパターンを供給する半導体試験装置 シミュレータとを備えるテストプログラムデバッグ装置によるテストプログラムデバッグ 方法であって、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取 得する段階と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含 まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定 命令以外の非設定命令を単純化する段階と、検証範囲に含まれる検証範囲命令、 設定命令、及び単純化された非設定命令を実行する段階とを備える。
[0015] 本発明の第 5の形態によると、テストプログラムを実行することにより被試験デバイス を試験する試験方法であって、テストプログラムのうちの被試験デバイスの試験に用 いるべき命令の範囲である試験範囲を取得する段階と、テストプログラムのうちの試 験範囲以外の範囲である非試験範囲に含まれる非試験範囲命令のうち、被試験デ バイスの設定を行うための設定命令以外の非設定命令を単純化する段階と、試験範 囲に含まれる試験範囲命令、設定命令、及び単純化された非設定命令を実行する 段階とを備える。
[0016] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。
発明の効果
[0017] 本発明によれば、テストプログラムに含まれる所望の命令を短時間で正確に検証で きるテストプログラムデバッグ装置及びテストプログラムデバッグ方法を提供でき、また テストプログラムに含まれる所望の試験項目を選択的に試験できる半導体試験装置 及び試験方法を提供できる。
図面の簡単な説明
[0018] [図 1]テストプログラムデバッグ装置 100の構成の一例を示す図である。
[図 2]半導体試験装置 200の構成の一例を示す図である。
[図 3]テストプログラム 110及びパターンプログラム 300の構成の一例を示す図である 符号の説明
[0019] 100 テストプログラムデバッグ装置
102 半導体試験装置シミュレータ 104 被試験デバイスシミュレータ
106 エミュレータ制御部
108 テストモジュールエミュレータ
110 テストプログラム
112 アプリケーションプログラム
114 言語解析実行部
116 テスタライブラリ
118 テスタバスエミュレータ
120 検証範囲取得部
122 命令単純化部
124 仮想テスタバス
126 仮想レジスタ
128 仮想メモリ
130 仮想試験実行部
136 試験結果解析判定部
138 出力パターンテーブル
200 半導体試験装置
202 被試験デバイス
204 テストモジュール制御部
206 テストモジユーノレ
210 アプリケーションプログラム
212 言語解析実行部
214 テスタライブラリ
216 テスタバスドライバ
218 試験範囲取得部
220 命令単純化部
222 テスタノくス
224 レジスタ 226 メモリ
228 試験実行部
300 パターンプログラム
302 テスト番号
304 試験条件命令群
306 測定命令群
308 設定命令
310 ノ ターン生成命令
312 ノ ターン比較命令
314 テストパターンのアドレス
316 パターンデータ
発明を実施するための最良の形態
[0020] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範囲に係る発明を限定するものではなぐ又実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。
[0021] 図 1は、本発明の一実施形態に係るテストプログラムデバッグ装置 100の構成の一 例を示す。テストプログラムデバッグ装置 100は、ワークステーション等の汎用コンビ ユータによって実現され、半導体試験装置 200及び被試験デバイス 202の動作をシ ミュレートすることによって、テストプログラム 110が正常に動作するか否かを検証して デバッグを行う。このように、テストプログラムデバッグ装置 100は、半導体試験装置 2 00及び被試験デバイス 202を模擬するものであるので、まず図 2を参照して、実際の 半導体試験装置 200の構成及び動作を説明する。
[0022] 図 2は、本発明の一実施形態に係る半導体試験装置 200の構成の一例を示す。半 導体試験装置 200は、被試験デバイス 202に接続されて被試験デバイス 202とテス トパターンの受け渡しを行うテストモジュール 206と、テストモジュール 206を制御する テストモジュール制御部 204と、テストモジュール制御部 204とテストモジュール 206 とを接続するテスタバス 222とを備える。テストモジュール制御部 204は、テストプログ ラム 110、アプリケーションプログラム 210、言語解析実行部 212、テスタライブラリ 21 4、及びテスタバスドライバ 216を有する。そして、アプリケーションプログラム 210は、 試験範囲取得部 218及び命令単純ィ匕部 220として機能する。また、テストモジュール 206は、レジスタ 224、メモリ 226、及び試験実行部 228を有する。
[0023] テストプログラム 110は、被試験デバイス 202に対して行う試験の内容が記述された ものである。言語解析実行部 212は、テストプログラム 110の構文解析を行い、テスト プログラム 110に従って、半導体試験装置 200を動作させる。アプリケーションプログ ラム 210は、テストプログラム 110及び言語解析実行部 212と連携して動作し、被試 験デバイス 202へのテストパターンの印加制御等を行う。テスタライブラリ 214は、言 語解析実行部 212によって構文解析が行われたテストプログラム 110の命令をレジス タレベルの命令に変換して、パターンデータの生成やテストモジュール 206の設定を 行うとともに、テストモジュール 206に対して測定動作の指示を行う。そして、テスタバ スドライバ 216は、テスタバス 222を介して、テスタライブラリ 214によって生成された パターンデータをレジスタ 224に転送する。
[0024] レジスタ 224は、テスタライブラリ 214によって生成されたパターンデータを格納して おり、格納しているパターンデータを直接又はメモリ 226を介して試験実行部 228に 供給する。そして、試験実行部 228は、レジスタ 224又はメモリ 226が格納しているパ ターンデータに基づ 、て被試験デバイス 202の試験を行!、、試験結果をレジスタ 22 4又はメモリ 226に格納する。そして、テスタバスドライバ 216は、レジスタ 224又はメ モリ 226に格納されている試験結果を、テスタバス 222を介してテスタライブラリ 214 に取り込む。そして、アプリケーションプログラム 210は、テスタライブラリ 214に取り込 まれた試験結果に基づいて、被試験デバイス 202の良否判定、被試験デバイス 202 の特性解析等を行う。
[0025] 図 1に示したテストプログラムデバッグ装置 100は、上述の半導体試験装置 200及 び被試験デバイス 202の動作をシミュレートし、テストプログラム 110が正常に動作す るカゝ否かを検証してデバッグを行う。次に、図 1を参照して、テストプログラムデバッグ 装置 100の構成及び動作を説明する。
[0026] テストプログラムデバッグ装置 100は、被試験デバイス 202をシミュレートする被試 験デバイスシミュレータ 104と、テストプログラム 110を実行して半導体試験装置 200 をシミュレートし、被試験デバイス 202にテストパターンを供給する半導体試験装置シ ミュレータ 102とを備える。半導体試験装置シミュレータ 102は、テストモジュール 20 6をエミュレートするテストモジュールエミュレータ 108と、テストモジュールエミユレ一 タ 108を制御するエミュレータ制御部 106と、エミュレータ制御部 106とテストモジユー ルエミュレータ 108とを仮想的に接続する仮想テスタバス 124と、被試験デバイスシミ ユレータ 104の試験結果を解析する試験結果解析判定部 136とを有する。
[0027] エミュレータ制御部 106は、テストプログラム 110、アプリケーションプログラム 112、 言語解析実行部 114、テスタライブラリ 116、及びテスタバスエミュレータ 118を含む 。そして、アプリケーションプログラム 112は、検証範囲取得部 120及び命令単純ィ匕 部 122として機能する。また、テストモジュールエミュレータ 108は、仮想レジスタ 126 、仮想メモリ 128、及び仮想試験実行部 130を含む。
[0028] エミュレータ制御部 106は、図 2に示したテストモジュール制御部 204と同一の動作 を行い、図 2に示したテストモジュール 206の動作をソフトウェアで実現するテストモジ ユールエミュレータ 108を制御する。テストプログラム 110は、図 2に示したテストプロ グラム 110が移植されたものであり、テストプログラムデバッグ装置 100によるデバッグ の対象である。言語解析実行部 114は、テストプログラム 110の構文解析を行い、テ ストプログラム 110に従って、半導体試験装置シミュレータ 102を動作させる。アプリ ケーシヨンプログラム 112は、テストプログラム 110及び言語解析実行部 114と連携し て動作し、被試験デバイスシミュレータ 104へのテストパターンの印加制御等を行う。 テスタライブラリ 116は、本発明の命令実行部の一例であり、言語解析実行部 114〖こ よって構文解析が行われたテストプログラム 110の命令をレジスタレベルの命令に変 換して、パターンデータの生成やテストモジュールエミュレータ 108の設定を行うとと もに、テストモジュールエミュレータ 108に対して測定動作の指示を行う。そして、テス タバスエミュレータ 118は、仮想テスタバス 124を介して、テスタライブラリ 116によつ て生成されたパターンデータを仮想レジスタ 126に転送する。
[0029] 仮想レジスタ 126は、テスタライブラリ 116によって生成されたパターンデータを格 納しており、格納しているパターンデータを直接又は仮想メモリ 128を介して仮想試 験実行部 130に供給する。そして、仮想試験実行部 130は、仮想レジスタ 126又は 仮想メモリ 128が格納して 、るパターンデータに基づ 、て被試験デバイスシミュレ一 タ 104の仮想試験を行ヽ、仮想試験結果を仮想レジスタ 126又は仮想メモリ 128に 格納する。そして、テスタバスエミュレータ 118は、仮想レジスタ 126又は仮想メモリ 1 28に格納されている仮想試験結果を、仮想テスタバス 124を介してテスタライブラリ 1 16に取り込む。そして、試験結果解析判定部 136は、テスタライブラリ 116、仮想レジ スタ 126、又は仮想メモリ 128に格納されている仮想試験結果と、予め生成された仮 想試験結果の期待値とを比較検討する。そして、試験結果解析判定部 136は、テス トプログラム 110が正常に動作しているかの検証を行い、検証結果をユーザに通知 する。例えば、仮想試験結果と期待値とが異なる場合には、仮想試験結果の元とな るテストプログラム 110の行番号等をモニタに表示したり、プリンタで印字したりする。
[0030] 図 3は、テストプログラム 110及びパターンプログラム 300の構成の一例を示す。テ ストプログラム 110は、試験項目の識別子であるテスト番号 302毎に、試験条件を規 定する試験条件命令群 304、及び被試験デバイス 202又はテストモジュールエミユレ ータ 108からの出力パターンを測定する測定命令群 306を有する。測定命令群 306 は、テストモジュール 206又はテストモジュールエミュレータ 108の設定を行うための 命令である設定命令 308と、テストパターンの生成を行うための命令であるパターン 生成命令 310と、テストパターンに対して被試験デバイス 202又は被試験デバイスシ ミュレータ 104から出力された出力パターンを予め生成された期待値と比較するバタ ーン比較命令 312とを含む。設定命令 308は、例えばレジスタ値の設定である。また 、パターンプログラム 300は、パターン生成命令 310によって呼び出され、テストパタ ーンを生成するための情報を有する。具体的には、パターンプログラム 300は、テスト パターンのアドレス 314に対応づけて、テストパターンを示すパターンデータ 316を 保持する。
[0031] 図 1に示したテストプログラムデバッグ装置 100は、図 3に示したテストプログラム 11 0を順次実行することにより、テストプログラム 110の検証を行うが、ユーザがテストプ ログラム 110において検証すべき命令の範囲、又はパターンプログラム 300において 検証すべきパターンデータの範囲を選択し、選択されたテストプログラム 110の一部 分の命令を検証してもよ!/、。 [0032] 即ち、検証範囲取得部 120は、ユーザの指示入力に基づいて、テストプログラム 11 0のうちの検証すべき命令の範囲である検証範囲を取得する。例えば、テストプロダラ ム 110におけるテスト番号 302、又はテスト番号 302の範囲がユーザによって指定さ れた場合、検証範囲取得部 120は、テスト番号 302、又はテスト番号 302の範囲を検 証範囲として取得する。また、検証範囲取得部 120は、ユーザの指示入力に基づい て、パターンプログラム 300のうちの検証すべきテストパターンの範囲を検証範囲とし て取得してもよい。例えば、パターンプログラム 300におけるテストパターンのアドレス 314、又はテストパターンのアドレス 314の範囲がユーザによって指定された場合、 検証範囲取得部 120は、指定されたテストパターンのアドレス 314のテストパターン、 又は指定されたテストパターンのアドレス 314の範囲のテストパターンを検証範囲とし て取得してもよい。また、パターンプログラム 300におけるテストパターンのアドレス 31 4及びカウントの範囲がユーザによって指定された場合、検証範囲取得部 120は、指 定されたテストパターンのアドレス 314から指定されたカウントの範囲のテストパターン を検証範囲として取得してもよい。なお、テストパターンのアドレス 314、テストパター ンのアドレスの範囲、並びにテストパターンのアドレス 314及びカウントの範囲のいず れもが指定されない場合には、検証範囲取得部 120は、ノターンプログラム 300の 全てのテストパターンを検証範囲として取得してもよ 、。
[0033] そして、命令単純化部 122は、テストプログラム 110のうちの、検証範囲取得部 120 が取得した検証範囲以外の範囲である非検証範囲に含まれる命令である非検証範 囲命令のうち、被試験デバイスシミュレータ 104の設定を行うための命令である設定 命令 308以外の命令である非設定命令を単純化する。例えば、命令単純化部 122 は、非設定命令であるパターン生成命令 310及びパターン比較命令 312を単純化し 、簡易な命令に変換する。例えば、命令単純ィ匕部 122は、パターン生成命令 310の 前段に設けられるテストパターンの実行命令を検出し、テストパターンの実行命令が 含まれる試験項目においてテストパターンの実行命令より後段の命令を単純ィ匕する
[0034] そして、テスタライブラリ 116は、検証範囲取得部 120が取得した検証範囲に含ま れる命令である検証範囲命令、非検証範囲命令のうちの設定命令 308、並びに非検 証範囲命令のうち命令単純化部 122によって単純化された非設定命令を実行し、テ ストモジュールエミュレータ 108を動作させる。また、命令単純ィ匕部 122は、非設定命 令の単純ィ匕の他の例として、非設定命令をテスタライブラリ 116によって実行されな い命令として設定してもよい。そして、テスタライブラリ 116は、検証範囲命令及び設 定命令を実行し、非設定命令を実行しなくてもよい。
[0035] 以上のように、ユーザから取得した検証範囲以外の命令を単純ィ匕することによって 、ユーザによって指定された検証範囲を短時間で検証することができる。さらに、ユー ザから取得した検証範囲以外の命令のうちで、被試験デバイスシミュレータ 104のレ ジスタ値等の設定命令を単純ィ匕せずに行うことにより、テストプログラム 110の一部の 命令を検証範囲とする場合であっても、テストプログラム 110の全てを検証する場合 と同様の環境で被試験デバイスシミュレータ 104を動作させることができるので、テス トプログラム 110を正確に検証することができる。
[0036] また、他の例においては、命令単純ィ匕部 122による非設定命令の単純ィ匕に代えて 、被試験デバイスシミュレータ 104は、非設定命令に基づくシミュレートを単純ィ匕して 実行してもよい。具体的には、被試験デバイスシミュレータ 104は、半導体試験装置 シミュレータ 102から供給されたテストパターンに対する出力パターンを予め保持して いる出力パターンテーブル 138を有している。そして、被試験デバイスシミュレータ 1 04は、非設定命令に基づく半導体試験装置シミュレータ 102からのテストパターンに 対して、当該テストパターンに対応づけて予め保持している出力パターンを出力する 。これにより、被試験デバイスシミュレータ 104によるシミュレートの時間を軽減でき、 検証範囲を迅速に検証することができる。
[0037] また、図 2に示した半導体試験装置 200は、図 3に示したテストプログラム 110を順 次実行することにより、被試験デバイス 202の試験を行うが、ユーザがテストプロダラ ム 110において試験すべき命令の範囲、又はパターンプログラム 300において試験 すべきパターンデータの範囲を選択し、選択されたテストプログラム 110の一部分に ついて試験してもよい。
[0038] 即ち、試験範囲取得部 218は、ユーザの指示入力に基づいて、テストプログラム 11 0のうちの試験すべき命令の範囲である試験範囲を取得する。例えば、テストプロダラ ム 110におけるテスト番号 302、又はテスト番号 302の範囲がユーザによって指定さ れた場合、試験範囲取得部 218は、テスト番号 302、又はテスト番号 302の範囲を試 験範囲として取得する。また、試験範囲取得部 218は、ユーザの指示入力に基づい て、パターンプログラム 300のうちの試験すべきテストパターンの範囲を試験範囲とし て取得してもよい。例えば、パターンプログラム 300におけるテストパターンのアドレス 314、又はテストパターンのアドレス 314の範囲がユーザによって指定された場合、 試験範囲取得部 218は、指定されたテストパターンのアドレス 314のテストパターン、 又は指定されたテストパターンのアドレス 314の範囲のテストパターンを試験範囲とし て取得してもよい。また、パターンプログラム 300におけるテストパターンのアドレス 31 4及びカウントの範囲がユーザによって指定された場合、試験範囲取得部 218は、指 定されたテストパターンのアドレス 314から指定されたカウントの範囲のテストパターン を試験範囲として取得してもよい。なお、テストパターンのアドレス 314、テストパター ンのアドレスの範囲、並びにテストパターンのアドレス 314及びカウントの範囲のいず れもが指定されない場合には、試験範囲取得部 218は、パターンプログラム 300の 全てのテストパターンを試験範囲として取得してもよ 、。
[0039] そして、命令単純化部 220は、テストプログラム 110のうちの、試験範囲取得部 218 が取得した試験範囲以外の範囲である非試験範囲に含まれる命令である非試験範 囲命令のうち、被試験デバイス 202の設定を行うための命令である設定命令 308以 外の命令である非設定命令を単純化する。例えば、命令単純ィ匕部 220は、非設定命 令であるパターン生成命令 310及びパターン比較命令 312を単純化し、簡易な命令 に変換する。そして、テスタライブラリ 214は、試験範囲取得部 218が取得した試験 範囲に含まれる命令である試験範囲命令、非試験範囲命令のうちの設定命令 308、 並びに非試験範囲命令のうち命令単純化部 220によって単純化された非設定命令 を実行し、テストモジュール 206を動作させる。また、命令単純化部 220は、非設定 命令の単純ィ匕の他の例として、非設定命令をテスタライブラリ 214によって実行され ない命令として設定してもよい。そして、テスタライブラリ 214は、試験範囲命令及び 設定命令を実行し、非設定命令を実行しなくてもよい。
[0040] 以上のように、ユーザから取得した試験範囲以外の命令を単純ィヒすることによって 、ユーザによって指定された試験範囲を短時間で試験することができる。さらに、ユー ザから取得した試験範囲以外の命令のうちで、被試験デバイス 202のレジスタ値等 の設定命令を単純ィ匕せずに行うことにより、テストプログラム 110の一部分を試験範 囲とする場合であっても、テストプログラム 110の全てについて試験する場合と同様 の環境で被試験デバイス 202を動作させることができるので、テストプログラム 110を 正確に試験することができる。
[0041] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0042] 上記説明から明らかなように、本発明によれば、テストプログラムに含まれる所望の 命令を短時間で正確に検証できるテストプログラムデバッグ装置及びテストプロダラ ムデバッグ方法を提供でき、またテストプログラムに含まれる所望の試験項目を選択 的に試験できる半導体試験装置及び試験方法を提供できる。

Claims

請求の範囲
[1] 半導体試験装置用のテストプログラムのデバッグを行うテストプログラムデバッグ装 置であって、
被試験デバイスをシミュレートする被試験デバイスシミュレータと、
前記テストプログラムを実行して前記半導体試験装置をシミュレートし、前記被試験 デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレータと を備え、
前記半導体試験装置シミュレータは、
前記テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検 証範囲取得部と、
前記テストプログラムのうちの前記検証範囲以外の範囲である非検証範囲に含まれ る非検証範囲命令のうち、前記被試験デバイスシミュレータの設定を行うための設定 命令以外の非設定命令を単純化する命令単純化部と、
前記検証範囲に含まれる検証範囲命令、前記設定命令、及び前記命令単純化部 によって単純ィ匕された前記非設定命令を実行する命令実行部と
を有するテストプログラムデバッグ装置。
[2] 前記非設定命令は、前記非設定命令として、前記テストパターンの生成を行うため のパターン生成命令、及び前記テストパターンに対して前記被試験デバイスシミュレ ータから出力された出力パターンを期待値と比較するパターン比較命令を含み、 前記命令単純化部は、前記パターン生成命令及び前記パターン比較命令を単純 化し、
前記命令実行部は、前記検証範囲命令及び前記設定命令、並びに前記単純化さ れた前記パターン生成命令及び前記パターン比較命令を実行する請求項 1に記載 のテストプログラムデバッグ装置。
[3] 前記命令単純化部は、前記非設定命令を前記命令実行部によって実行されない 命令として設定し、
前記命令実行部は、前記検証範囲命令及び前記設定命令を実行し、前記非設定 命令を実行しな 、請求項 1に記載のテストプログラムデバッグ装置。
[4] 半導体試験装置用のテストプログラムのデバッグを行うテストプログラムデバッグ装 置であって、
被試験デバイスをシミュレートする被試験デバイスシミュレータと、
前記テストプログラムを実行して前記半導体試験装置をシミュレートし、前記被試験 デバイスシミュレータにテストパターンの受け渡しを行う半導体試験装置シミュレータ と
を備え、
前記半導体試験装置シミュレータは、前記テストプログラムのうちの検証すべき命 令の範囲である検証範囲を取得し、
前記被試験デバイスシミュレータは、前記テストプログラムのうちの前記検証範囲以 外の範囲である非検証範囲に含まれる非検証範囲命令のうち、前記被試験デバイス シミュレータの設定を行うための設定命令以外の非設定命令に基づくシミュレートを 単純ィ匕して実行するテストプログラムデバッグ装置。
[5] 前記被試験デバイスシミュレータは、前記半導体試験装置シミュレータから供給さ れた前記テストパターンに対する出力パターンを予め保持しており、前記非設定命 令に基づく前記半導体試験装置シミュレータからの前記テストパターンに対して、予 め保持している前記出力パターンを出力する請求項 4に記載のテストプログラムデバ ッグ装置。
[6] テストプログラムを実行することにより被試験デバイスを試験する半導体試験装置で あって、
前記テストプログラムのうちの前記被試験デバイスの試験に用いるべき命令の範囲 である試験範囲を取得する試験範囲取得部と、
前記テストプログラムのうちの前記試験範囲以外の範囲である非試験範囲に含まれ る非試験範囲命令のうち、前記被試験デバイスの設定を行うための設定命令以外の 非設定命令を単純化する命令単純化部と、
前記試験範囲に含まれる試験範囲命令、前記設定命令、及び前記命令単純化部 によって単純ィ匕された前記非設定命令を実行する命令実行部と
を備える半導体試験装置。
[7] 前記非設定命令は、前記非設定命令として、前記テストパターンの生成を行うため のパターン生成命令、及び前記テストパターンに対して前記被試験デバイスから出 力されたテストパターンを期待値と比較するパターン比較命令を含み、
前記命令単純化部は、前記パターン生成命令及び前記パターン比較命令を単純 化し、
前記命令実行部は、前記試験範囲命令及び前記設定命令、並びに前記単純化さ れた前記パターン生成命令及び前記パターン比較命令を実行する請求項 6に記載 の半導体試験装置。
[8] 被試験デバイスをシミュレートする被試験デバイスシミュレータと、半導体試験装置 用のテストプログラムを実行して前記半導体試験装置をシミュレートし、前記被試験 デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレータとを備 えるテストプログラムデバッグ装置によるテストプログラムデバッグ方法であって、 前記テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する段 階と、
前記テストプログラムのうちの前記検証範囲以外の範囲である非検証範囲に含まれ る非検証範囲命令のうち、前記被試験デバイスシミュレータの設定を行うための設定 命令以外の非設定命令を単純化する段階と、
前記検証範囲に含まれる検証範囲命令、前記設定命令、及び単純化された前記 非設定命令を実行する段階と
を備えるテストプログラムデバッグ方法。
[9] テストプログラムを実行することにより被試験デバイスを試験する試験方法であって 前記テストプログラムのうちの前記被試験デバイスの試験に用いるべき命令の範囲 である試験範囲を取得する段階と、
前記テストプログラムのうちの前記試験範囲以外の範囲である非試験範囲に含まれ る非試験範囲命令のうち、前記被試験デバイスの設定を行うための設定命令以外の 非設定命令を単純化する段階と、
前記試験範囲に含まれる試験範囲命令、前記設定命令、及び単純化された前記 非設定命令を実行する段階と を備える試験方法。
PCT/JP2004/014659 2003-10-07 2004-10-05 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 WO2005036402A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04792070A EP1672508A4 (en) 2003-10-07 2004-10-05 TEST PROGRAM DE-GROWING DEVICE, SEMICONDUCTOR TESTING DEVICE, AND TESTING METHOD
JP2005514571A JPWO2005036402A1 (ja) 2003-10-07 2004-10-05 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
US11/211,162 US7269773B2 (en) 2003-10-07 2005-08-24 Test program debugger device, semiconductor test apparatus, test program debugging method and test method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003348617 2003-10-07
JP2003-348617 2003-10-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/211,162 Continuation US7269773B2 (en) 2003-10-07 2005-08-24 Test program debugger device, semiconductor test apparatus, test program debugging method and test method

Publications (1)

Publication Number Publication Date
WO2005036402A1 true WO2005036402A1 (ja) 2005-04-21

Family

ID=34430970

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014659 WO2005036402A1 (ja) 2003-10-07 2004-10-05 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法

Country Status (7)

Country Link
US (1) US7269773B2 (ja)
EP (1) EP1672508A4 (ja)
JP (2) JPWO2005036402A1 (ja)
KR (1) KR20060108662A (ja)
CN (1) CN100412811C (ja)
TW (1) TWI334489B (ja)
WO (1) WO2005036402A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116876A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116878A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
WO2011001462A1 (ja) * 2009-06-29 2011-01-06 株式会社アドバンテスト 試験装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US9378108B2 (en) * 2007-03-22 2016-06-28 Invention Science Fund I, Llc Implementing performance-dependent transfer or execution decisions from service emulation indications
US8438609B2 (en) 2007-03-22 2013-05-07 The Invention Science Fund I, Llc Resource authorizations dependent on emulation environment isolation policies
US8495708B2 (en) * 2007-03-22 2013-07-23 The Invention Science Fund I, Llc Resource authorizations dependent on emulation environment isolation policies
US9558019B2 (en) 2007-03-22 2017-01-31 Invention Science Fund I, Llc Coordinating instances of a thread or other service in emulation
US8874425B2 (en) 2007-03-22 2014-10-28 The Invention Science Fund I, Llc Implementing performance-dependent transfer or execution decisions from service emulation indications
WO2008120389A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited メモリテスト回路、半導体集積回路およびメモリテスト方法
US8132052B2 (en) * 2008-06-12 2012-03-06 Csr Technology Inc. System and method for locating a fault on a device under test
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
CN102006183A (zh) * 2010-11-12 2011-04-06 百度在线网络技术（北京）有限公司 一种用于基于配置参数配置网络设备的方法与配置设备
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
CN203117963U (zh) * 2012-12-17 2013-08-07 新唐科技股份有限公司 提供图形化接脚接口的调试系统与装置
WO2015135740A1 (en) * 2014-03-10 2015-09-17 Mhwirth As Improved method for testing a control system
US11513781B2 (en) * 2020-08-07 2022-11-29 International Business Machines Corporation Simulating container deployment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749797A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp プログラム作成装置
JP2001051025A (ja) * 1999-08-12 2001-02-23 Advantest Corp 半導体試験用プログラムデバッグ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959047A (en) * 1974-09-30 1976-05-25 International Business Machines Corporation Method for constructing a rom for redundancy and other applications
US5206582A (en) * 1988-05-18 1993-04-27 Hewlett-Packard Company Control system for automated parametric test equipment
DE19650293C1 (de) * 1996-12-04 1998-04-09 Siemens Ag Verfahren zum Testen von Systemkomponenten eines objektorientierten Programms
JPH119797A (ja) * 1997-06-24 1999-01-19 Toyomaru Sangyo Kk 遊技機用制御装置
US6167545A (en) * 1998-03-19 2000-12-26 Xilinx, Inc. Self-adaptive test program
DE10036387A1 (de) * 1999-08-16 2001-03-01 Advantest Corp Halbleitertestprogramm-Diagnosevorrichtung
US6434503B1 (en) * 1999-12-30 2002-08-13 Infineon Technologies Richmond, Lp Automated creation of specific test programs from complex test programs
US7047463B1 (en) * 2003-08-15 2006-05-16 Inovys Corporation Method and system for automatically determining a testing order when executing a test flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749797A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp プログラム作成装置
JP2001051025A (ja) * 1999-08-12 2001-02-23 Advantest Corp 半導体試験用プログラムデバッグ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1672508A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116876A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116878A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
WO2011001462A1 (ja) * 2009-06-29 2011-01-06 株式会社アドバンテスト 試験装置
JPWO2011001462A1 (ja) * 2009-06-29 2012-12-10 株式会社アドバンテスト 試験装置
KR101239658B1 (ko) 2009-06-29 2013-03-11 가부시키가이샤 어드밴티스트 시험 장치

Also Published As

Publication number Publication date
CN100412811C (zh) 2008-08-20
KR20060108662A (ko) 2006-10-18
US7269773B2 (en) 2007-09-11
TW200513660A (en) 2005-04-16
TWI334489B (en) 2010-12-11
CN1864143A (zh) 2006-11-15
EP1672508A1 (en) 2006-06-21
US20060248390A1 (en) 2006-11-02
JP2010146592A (ja) 2010-07-01
JPWO2005036402A1 (ja) 2007-11-22
EP1672508A4 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
JP2010146592A (ja) テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
JP3942765B2 (ja) 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置
JP3383562B2 (ja) 半導体試験装置
KR20000029237A (ko) 반도체 집적 회로 평가 시스템
JP4427002B2 (ja) 半導体試験用プログラムデバッグ装置
JP4959941B2 (ja) ソフトウェアの双方向プロービング
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
WO1995014263A1 (en) Atg test station
US6842883B2 (en) Application of co-verification tools to the testing of IC designs
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
JP4574894B2 (ja) 半導体試験用プログラムデバッグ装置
CN107145381A (zh) 面向实践教学的mips‑cpu测试工具
US6718498B2 (en) Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
Steininger et al. Built-in fault injectors-the logical continuation of bist?
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
US20230315598A1 (en) Automatic Functional Test Pattern Generation based on DUT Reference Model and Unique Scripts
JPH10275094A (ja) プログラム評価システム
CN117787155A (zh) 一种芯片可测性代码动态仿真测试系统及测试方法
Kirkland et al. IC-Chip Behavioral Anomalies Experienced Under Intermittent Circumstances
JP2002243803A (ja) 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム
Menezes et al. On the Extension of Xception to Support Software Fault Models
JPH11338727A (ja) 情報処理装置の試験方法
JPH02244343A (ja) プログラムのデバッグ方式
Tuna et al. STESI: a new software-based strategy for testing socs containing wrapped IP cores

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480028876.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11211162

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005514571

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004792070

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067008833

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004792070

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11211162

Country of ref document: US