CN100412811C - 测试程序除错装置与方法、半导体测试装置及测试方法 - Google Patents

测试程序除错装置与方法、半导体测试装置及测试方法 Download PDF

Info

Publication number
CN100412811C
CN100412811C CNB2004800288761A CN200480028876A CN100412811C CN 100412811 C CN100412811 C CN 100412811C CN B2004800288761 A CNB2004800288761 A CN B2004800288761A CN 200480028876 A CN200480028876 A CN 200480028876A CN 100412811 C CN100412811 C CN 100412811C
Authority
CN
China
Prior art keywords
test
instruction
pattern
setting command
test procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800288761A
Other languages
English (en)
Other versions
CN1864143A (zh
Inventor
堀光男
多田秀树
片冈孝浩
关口宏之
梦川一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1864143A publication Critical patent/CN1864143A/zh
Application granted granted Critical
Publication of CN100412811C publication Critical patent/CN100412811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种测试程序除错装置、半导体测试装置、测试程序除错方法及测试方法。本发明的测试程序除错装置包括：被测试元件模拟设备及半导体测试装置模拟设备。半导体测试装置模拟设备具有验证范围获取部、指令简单化部与指令执行部。验证范围获取部是用于获取测试程序中应验证的指令的范围，亦即验证范围。指令简单化部是将设定指令以外的非设定指令加以简化，其中设定指令是用来对测试程序中的验证范围以外的范围(即非验证范围)中所包含的非验证范围的指令，进行被测试元件模拟设备的设定。指令执行部是用于执行验证范围中所包含的验证范围指令、设定指令以及被指令简单化部所简化的非设定指令。

Description

测试程序除错装置与方法、半导体测试装置及测试方法
技术领域
本发明关于一种测试程序除错装置、半导体测试装置、测试程序除错方法及测试方法。特别是本发明关于一种虚拟执行半导体测试装置用的测试程序并进行测试程序的除错的测试程序除错装置及测试程序除错方法，以及藉由执行测试程序而对被测试元件进行测试的半导体测试装置及测试方法。
背景技术
半导体测试装置藉由执行半导体测试装置用的测试程序，向被测试元件供给测试图案，并进行被测试元件的各种测试。该测试程序由用于规定测试条件、测试图案的生成、测试图案的比较等庞大的指令构成，并对应半导体测试装置的种类及被测试元件的种类而制作或变更。而且，在测试程序制作或变更时，必须对该测试程序是否正常动作进行验证。因此，习知技术是藉由在利用工作站等通用电脑模拟半导体测试装置及被测试元件的测试程序除错装置中，执行测试程序，而进行测试程序的验证(例如日本专利早期公开的特开2001-51025号公报)。
但是，如上所述，测试程序由庞大的指令构成，所以测试程序的执行需要大量的时间。而且，习知的测试程序除错装置不能只执行测试程序的部分指令，即使在只对复数个测试专案中的部分测试专案的指令进行验证，和只对用于生成复数个测试图案中的部分测试图案的指令进行验证的情况下，也必须执行测试程序的所有指令。因此，存在需要在测试程序的验证上花费大量时间的课题。
发明内容
因此，本发明的目的是提供一种能够解决上述课题的测试装置。该目的由权利要求范围中的独立项所记述的特征的组合实现。而且，从属项规定本发明的更加有利的具体例子。
本发明的第1形态为进行半导体测试装置用的测试程序的除错的测试程序除错装置，包括模拟被测试元件的被测试元件模拟设备、执行测试程序并模拟半导体测试装置，且向被测试元件模拟设备供给测试图案的半导体测试装置模拟设备。
半导体测试装置模拟设备具有用于获取测试程序中应验证的指令的范围即验证范围的验证范围获取部、使测试程序中的验证范围以外的范围即非验证范围中所包含的非验证范围的指令中的，用于进行被测试元件模拟设备的设定的设定指令以外的非设定指令简单化的指令简单化部、用于执行验证范围中所包含的验证范围指令，设定指令及利用指令简单化部被简单化的非设定指令的指令执行部。
也可使非设定指令包括作为非设定指令，用于进行测试图案的生成的图案生成指令，及对测试图案，将从被测试元件模拟设备所输出的输出图案与期待值进行比较的图案比较指令；指令简单化部将图案生成指令及图案比较指令简单化；指令执行部执行验证范围指令及设定指令，以及被简单化的图案生成指令及图案比较指令。
也可使指令简单化部将非设定指令作为不利用指令执行部执行的指令而设定；指令执行部执行验证范围指令及设定指令，而不执行非设定指令。
本发明的第2形态为进行半导体测试装置用的测试程序的除错的测试程序除错装置，包括模拟被测试元件的被测试元件模拟设备、执行测试程序并模拟半导体测试装置，且与被测试元件模拟设备进行测试图案的收授的半导体测试装置模拟设备。
半导体测试装置模拟设备获取测试程序中应验证的指令的范围即验证范围；被测试元件模拟设备使根据测试程序中的验证范围以外的范围即非验证范围所包含的非验证范围指令中的，用于进行被测试元件模拟设备设定的设定指令以外的非设定指令的模拟简单化并执行。
也可使被测试元件模拟设备预先保持对从半导体测试装置模拟设备所供给的测试图案的输出图案，并对根据非设定指令的来自半导体测试装置模拟设备的测试图案，输出预先所保持的输出图案。
本发明的第3形态为藉由执行测试程序而对被测试元件进行测试的半导体测试装置，包括获取测试程序中的被测试元件的测试应使用的指令范围即测试范围的测试范围获取部、使测试程序中的测试范围以外的范围即非测试范围所包含的非测试范围指令中的，用于进行被测试元件设定的设定指令以外的非设定指令简单化的指令简单化部、执行测试范围所包含的测试范围指令，设定指令及由指令简单化部被简单化的非设定指令的指令执行部。
也可使非设定指令包括作为非设定指令，用于进行测试图案的生成的图案生成指令，及对测试图案，将从被测试元件所输出的测试图案与期待值进行比较的图案比较指令；指令简单化部将图案生成指令及图案比较指令简单化；指令执行部执行测试范围指令及设定指令，以及被简单化的图案生成指令及图案比较指令。
本发明的第4形态为利用测试程序除错装置的测试程序除错方法，其中该测试程序除错装置包括模拟被测试元件的被测试元件模拟设备、执行半导体测试装置用的测试程序并模拟半导体测试装置，且对被测试元件模拟设备供给测试图案的半导体测试装置模拟设备；包括获取测试程序中应验证的指令的范围即验证范围的阶段、使测试程序中的验证范围以外的范围即非验证范围所包含的非验证范围指令中的，用于进行被测试元件模拟设备的设定的设定指令以外的非设定指令简单化的阶段、执行验证范围中所包含的验证范围指令，设定指令及被简单化的非设定指令的阶段。
本发明的第5形态为藉由执行测试程序而对被测试元件进行测试的测试方法，包括获取测试程序中应该用于被测试元件的测试的指令的范围即测试范围的阶段、使测试程序中的测试范围以外的范围即非测试范围所包含的非测试范围指令中的，用于进行被测试元件的设定的设定指令以外的非设定指令简单化的阶段、执行测试范围中所包含的测试范围指令，设定指令及被简单化的非设定指令的阶段。
另外，上述发明的概要并未列举本发明的所有必要特征，这些特征群的子集也可又形成发明。
如利用本发明，可提供一种能够在短时间内对测试程序中所包含的指令正确地进行验证的测试程序除错装置及测试程序除错方法，而且能够提供一种有选择地对测试程序中所包含的所需的测试专案进行测试的半导体测试装置及测试方法。
附图说明
图1所示为测试程序除错装置100的构成的一个例子。
图2所示为半导体测试装置200的构成的一个例子。
图3所示为测试程序110及图案程序300的构成的一个例子。
100：测试程序除错装置
102：半导体测试装置模拟设备
104：被测试元件模拟设备
106：模拟器控制部
108：测试模组模拟器
110：测试程序
112：应用程序
114：语言解析执行部
116：测试器程序库
118：测试器汇流排模拟器
120：验证范围获取部
122：指令简单化部
124：虚拟测试器汇流排
126：虚拟寄存器
128：虚拟记忆体
130：虚拟测试执行部
136：测试结果解析判定部
138：输出图案表格
200：半导体测试装置
202：被测试元件
204：测试模组控制部
206：测试模组
210：应用程序
212：语言解析执行部
214：测试器程序库
216：测试器汇流排驱动器
218：测试范围获取部
220：指令简单化部
222：测试器汇流排
224：寄存器
226：记忆体
228：测试执行部
300：图案程序
302：测试号码
304：测试条件指令集
306：测定指令集
308：设定指令
310：图案生成指令
312：图案比较指令
314：测试图案的位址
316：图案资料
具体实施方式
下面，通过发明的实施形态对本发明进行说明，但是以下的实施形态并不限定关于权利要求的发明，而且实施形态中所说明的特征的所有组合也未必是发明的解决方法所必须的。
图1为关于本发明的一实施形态的测试程序除错装置100的构成的一个例子。测试程序除错装置100藉由利用工作站等通用电脑被实现，并模拟半导体测试装置200及被测试元件202的动作，而验证测试程序110是否正常地动作并进行除错。这样，由于测试程序除错装置100为模拟半导体测试装置200及被测试元件202的装置，所以首先参照图2，对实际的半导体测试装置200的构成及动作进行说明。
图2为关于本发明的一实施形态的半导体测试装置200的构成的一个例子。半导体测试装置200包括与被测试元件202连接并进行被测试元件202和测试图案的收授的测试模组206、对测试模组206进行控制的测试模组控制部204、将测试模组控制部204和测试模组206进行连接的测试器汇流排222。测试模组控制部204具有测试程序110、应用程序210、语言解析执行部212、测试器程序库214及测试器汇流排驱动器216。而且，应用程序210作为测试范围获取部218及指令简单化部220发挥作用。而且，测试模组206具有寄存器224、记忆体226及测试执行部228。
测试程序110记述对被测试元件202所进行的测试的内容。语言解析执行部212进行测试程序110的语法解析，并依据测试程序110，使半导体测试装置200进行动作。应用程序210与测试程序110及语言解析执行部212协同动作，进行向被测试元件202的测试图案的施加控制等。测试程度库214将利用语言解析执行部212进行语法解析的测试程序110的指令转换为寄存器级的指令，并进行图案资料的生成和测试模组206的设定，且对测试模组206进行测定动作的指示。然后，测试器汇流排驱动器216通过测试器汇流排222，将由测试器程序库214所生成的图案资料转送到寄存器224。
寄存器224存储由测试器程序库214所生成的图案资料，并将所存储的图案资料直接或通过记忆体226供给到测试执行部228。然后，测试执行部228根据寄存器224或记忆体226存储的图案资料，进行被测试元件202的测试，并将测试结果存储到寄存器224或记忆体226中。然后，测试器汇流排驱动器216将寄存器224或记忆体226中所存储的测试结果，通过测试器汇流排222取入到测试器程序库214中。然后，应用程序210根据被取入到测试器程序库214中的测试结果，进行被测试元件202的好坏判定、被测试元件202的特性解析等。
图1所示的测试程序除错装置100模拟上述的半导体测试装置200及被测试元件202的动作，验证测试程序110是否正常地动作并进行除错。下面，参照图1对测试程序除错装置100的构成及动作进行说明。
测试程序除错装置100具有模拟被测试元件202的被测试元件模拟设备104、执行测试程序110并模拟半导体测试装置200，向被测试元件202供给测试图案的半导体测试装置模拟设备102。半导体测试装置模拟设备102具有将测试模组206进行仿真的测试模组模拟器108、对测试模组模拟器108进行控制的模拟器控制部106、将模拟器控制部106和测试模组模拟器108进行虚拟连接的虚拟测试器汇流排124、对被测试元件模拟设备104的测试结果进行解析的测试结果解析判定部136。
模拟器控制部106包括测试程序110、应用程序112、语言解析执行部114、测试器程序库116及测试器汇流排模拟器118。而且，应用程序112作为验证范围获取部120及指令简单化部122发挥作用。而且，测试模组模拟器108包括虚拟寄存器126、虚拟记忆体128及虚拟测试执行部130。
模拟器控制部106与图2所示的测试模组控制部204进行相同的动作，并控制以软体实现图2所示的测试模组206的动作的测试模组模拟器108。测试程序110是移植图2所示的测试程序110的，为利用测试程序除错装置100的除错的物件。语言解析执行部114进行测试程序110的语法解析，并依据测试程序110，使半导体测试装置模拟设备102动作。应用程序112与测试程序110及语言解析执行部114协同动作，并进行向被测试元件模拟设备104的测试图案的施加控制等。测试程序116为本发明的指令执行部的一个例子，将利用语言解析执行部114而进行语法解析的测试程序110的指令转换为寄存器级别的指令，并进行图案资料的生成和测试模组模拟器108的设定，且对测试模组模拟器108进行测定动作的指示。而且，测试器汇流排模拟器118通过虚拟测试器汇流排124，将由测试器程序库116所生成的图案资料转送到虚拟寄存器126。
虚拟寄存器126将利用测试器程序库116所生成的图案资料进行存储，并将所存储的图案资料直接或通过虚拟记忆体128供给到虚拟测试执行部130。然后，虚拟测试执行部130根据虚拟寄存器126或虚拟记忆体128存储的图案资料，进行被测试元件模拟设备104的虚拟测试，并将虚拟测试结果存储到虚拟寄存器126或虚拟记忆体128中。然后，测试器汇流排模拟器118将虚拟寄存器126或虚拟记忆体128中所存储的虚拟测试结果，通过虚拟测试器汇流排124取入到测试器程序库116中。然后，测试结果解析判定部136对测试器程序库116、虚拟寄存器126或虚拟记忆体128中所存储的虚拟测试结果，和预先所生成的虚拟测试结果的期待值进行比较研究。然后，测试结果解析判定部136对测试程序110是否正常动作进行验证，并将验证结果通知用户。例如，当虚拟测试结果和期待值不同时，将形成虚拟测试结果的起因的测试程序110的行号码等在显示器上进行显示，或利用印表机进行打印。
图3所示为测试程序110及图案程序300的构成的一个例子。测试程序110在每测试专案的识别字，即测试号码302，具有用于规定测试条件的测试条件指令集304，及用于测定来自被测试元件202或测试模组模拟器108的输出图案的测定指令集306。测定指令集306包括用于进行测试模组206或测试模组模拟器108的设定的指令即设定指令308、用于进行测试图案的生成的指令即图案生成指令310、将从被测试元件202或被测试元件模拟设备104对测试图案所输出的输出图案，与预先所生成的期待值进行比较的图案比较指令312。设定指令308为例如寄存器值的设定。而且，图案程序300由图案生成指令310调出，并具有用于生成测试图案的资讯。具体地说，图案程序300与测试图案的位址314形成对应，保持用于表示测试图案的图案资料316。
图1所示的测试程序除错装置100，藉由依次执行图3所示的测试程序110，而进行测试程序110的验证，但是用户也可选择在测试程序110中应验证的指令的范围，或在图案程序300中应验证的图案资料的范围，并对所选择的测试程序110的部分指令进行验证。
意即，验证范围获取部120根据用户的指示输入，获取测试程序110中应验证的指令的范围即验证范围。例如，当测试程序110中的测试号码302或测试号码302的范围由用户指定时，验证范围获取部120获取测试号码302或测试号码302的范围作为验证范围。而且，验证范围获取部120也可根据用户的指示输入，获取图案程序300中应验证的测试图案的范围作为验证范围。例如，当图案程序300中的测试图案的位址314或测试图案的地址314的范围由用户指定时，验证范围获取部120也可获取被指定的测试图案的位址314的测试图案，或被指定的测试图案的位址314的范围的测试图案作为验证范围。而且，当图案程序300中的测试图案的地址314及计数的范围由用户指定时，验证范围获取部120也可从被指定的测试图案的地址314，获取被指定的计数范围的测试图案作为验证范围。另外，当测试图案的位址314、测试图案的位址的范围，以及测试图案的地址314及计数的范围中的任一个都未被指定时，验证范围获取部120也可获取图案程序300所有的测试图案作为验证范围。
然后，指令简单化部122使测试程序110中的，验证范围获取部120所获取的验证范围以外的范围即非验证范围所包含的指令即非验证范围指令中，用于进行被测试元件模拟设备104的设定的指令，即设定指令308以外的指令，即非设定指令简单化。例如，指令简单化部122使非设定指令即图案生成指令310及图案比较指令312简单化，并转换为简易的指令。例如，指令简单化部122检测出被设于图案生成指令310的前部的测试图案的执行指令，并在包含有测试图案的执行指令的测试专案中，使较测试图案的执行指令处于后部的指令简单化。
然后，测试器程序库116执行验证范围获取部120所获取的验证范围中包含的指令即验证范围指令，非验证范围指令中的设定指令308，以及非验证范围指令中由指令简单化部122被简单化的非设定指令，并使测试模组模拟器108动作。而且，作为非设定指令的简单化的其他例子，指令简单化部122也可将非设定指令设定为不由测试器程序库116被执行的指令。而且，测试器程序库116也可执行验证范围指令及设定指令，而不执行非设定指令。
如上所述，藉由使从用户所获取的验证范围以外的指令简单化，可在短时间内对用户所指定的验证范围进行验证。另外，即使为在从用户所获取的验证范围以外的指令中，因不使被测试元件模拟设备104的寄存器值等的设定指令简单化进行，而将测试程序110的部分指令作为验证范围的情况下，也可利用与验证测试程序110的全部的场合相同的环境，使被测试元件模拟设备104进行动作，所以能够正确地对测试程序110进行验证。
而且，在其他例子中，也可取代利用指令简单化部122的非设定指令的简单化，而使被测试元件模拟设备104将基于非设定指令的模拟简单化执行。具体地说，被测试元件模拟设备104具有将对从半导体测试装置模拟设备102所供给的测试图案的输出图案，预先进行保持的输出图案表格138。而且，被测试元件模拟设备104对来自根据非设定指令的半导体测试装置模拟设备102的测试图案，输出与该测试图案形成对应并预先进行保持的输出图案。藉此，能够减少利用被测试元件模拟设备104的模拟的时间，并可迅速地对验证范围进行验证。
而且，图2所示的半导体测试装置200虽然藉由依次执行图3所示的测试程序110，可进行被测试元件202的测试，但用户也可选择在测试程序110中应测试的指令的范围，或在图案程序300中应测试的图案资料的范围，并对所选择的测试程序110的一部分进行测试。
意即，测试范围获取部218根据用户的输入指示，获取测试程序110中应进行测试的指令的范围即测试范围。例如，当测试程序110中的测试号码302或测试号码302的范围由用户指定时，测试范围获取部218获取测试号码302或测试号码302的范围作为试验范围。而且，测试范围获取部218也可根据用户的指示输入，获取图案程序300中应测试的测试图案的范围作为测试范围。例如，当图案程序300中的测试图案的位址314或测试图案的地址314的范围由用户指定时，测试范围获取部218也可获取被指定的测试图案的位址314的测试图案，或被指定的测试图案的位址314的范围的测试图案作为测试范围。而且，当图案程序300中的测试图案的地址314及计数的范围由用户指定时，测试范围获取部218也可从被指定的测试图案的地址314，获取被指定的计数范围的测试图案作为测试范围。另外，当测试图案的位址314、测试图案的位址的范围，以及测试图案的地址314及计数的范围中的任一个都未被指定时，测试范围获取部218也可获取图案程序300所有的测试图案作为测试范围。
然后，指令简单化部220使测试程序110中的，测试范围获取部218所获取的测试范围以外的范围即非测试范围所包含的指令即非测试范围指令中，用于进行被测试元件202的设定的指令即设定指令308以外的指令，即非设定指令简单化。例如，指令简单化部220使非设定指令即图案生成指令310及图案比较指令312简单化，并转换为简易的指令。然后，测试器程序库214执行测试范围获取部218所获取的测试范围中包含的指令即测试范围指令，非测试范围指令中的设定指令308，以及非测试范围指令中由指令简单化部220被简单化的非设定指令，并使测试模组206动作。而且，作为非设定指令的简单化的其他例子，指令简单化部220也可将非设定指令设定为不由测试器程序库214被执行的指令。而且，测试器程序库214也可执行测试范围指令及设定指令，而不执行非设定指令。
如上所述，藉由使从用户所获取的测试范围以外的指令简单化，可在短时间内对用户所指定的测试范围进行测试。另外，即使为在从用户所获取的测试范围以外的指令中，因不使被测试元件202的寄存器值等的设定指令简单化进行，而将测试程序110的一部分作为测试范围的情况下，也可利用与对测试程序110的全部进行测试的场合相同的环境，使被测试元件202进行动作，所以能够正确地对测试程序110进行测试。
以上，利用实施形态对本发明进行了说明，但本发明的技术范围并不限定于上述实施形态所记述的范围。在上述实施形态上，可加以多样的变更或改良。由权利要求范围的记述可知，这种加以变更或改良的形态也可包含于本发明的技术范围中。
由上述说明可知，如利用本发明，可提供一种能够在短时间内正确地对测试程序中包含的所需指令进行验证的测试程序除错装置及测试程序除错方法，而且还提供一种能够有选择地对测试程序中包含的所需专案进行测试的半导体测试装置及测试方法。

Claims (9)

1. 一种测试程序除错装置，用于对用于一半导体测试装置的一测试程序进行除错，其特征在于该测试程序除错装置包括：
一被测试元件模拟设备，用以模拟一被测试元件；以及
一半导体测试装置模拟设备，执行该测试程序并模拟该半导体测试装置，且向该被测试元件模拟设备供给一测试图案，包括：
一验证范围获取部，用于获取该测试程序中验证的指令的范围，即一验证范围；
一指令简单化部，使该测试程序中的该验证范围以外的范围即一非验证范围中所包含的非验证范围指令中，用于进行该被测试元件模拟设备的设定的设定指令以外的非设定指令简单化；以及
一指令执行部，用于执行该验证范围中所包含的验证范围指令，该设定指令及利用该指令简单化部被简单化的该非设定指令。
2. 根据权利要求1所述的测试程序除错装置，其特征在于：
该非设定指令包含用于进行该测试图案的生成的一图案生成指令，及对该测试图案，将从该被测试元件模拟设备所输出的输出图案与期待值进行比较的一图案比较指令；
该指令简单化部将该图案生成指令及该图案比较指令简单化；以及
该指令执行部执行该验证范围指令及该设定指令，以及被简单化的该图案生成指令及该图案比较指令。
3. 根据权利要求1所述的测试程序除错装置，其特征在于：
该指令简单化部将该非设定指令作为不利用该指令执行部执行的指令而设定；以及
该指令执行部执行该验证范围指令及该设定指令，而不执行该非设定指令。
4. 一种测试程序除错装置，用于对用于一半导体测试装置用的一测试程序进行除错，其特征在于该测试程序除错装置包括：
一被测试元件模拟设备，用以模拟一被测试元件；以及
一半导体测试装置模拟设备，执行该测试程序并模拟该半导体测试装置，且与该被测试元件模拟设备进行一测试图案的收授；其中
该半导体测试装置模拟设备获取该测试程序中验证的指令的范围，即一验证范围；以及
在该测试程序中的该验证范围以外的范围即一非验证范围所包含的非验证范围指令中，该被测试元件模拟设备简单化并执行一模拟，所述模拟根据用于进行该被测试元件模拟设备设定的设定指令以外的非设定指令。
5. 根据权利要求4所述的测试程序除错装置，其特征在于：
该被测试元件模拟设备预先保持输出图案，所述输出图案对应从该半导体测试装置模拟设备所供给的该测试图案，该被测试元件模拟设备并根据该非设定指令输出预先所保持的该输出图案，该输出图案对应的来自该半导体测试装置模拟设备的该测试图案。
6. 一种半导体测试装置，藉由执行一测试程序而对一被测试元件进行测试，其特征在于该半导体测试装置包括：
一测试范围获取部，获取该测试程序中的该被测试元件的测试使用的指令范围，即一测试范围；
一指令简单化部，使该测试程序中的该测试范围以外的范围即一非测试范围所包含的非测试范围指令中，用于进行该被测试元件设定的设定指令以外的非设定指令简单化；以及
一指令执行部，执行该测试范围所包含的一测试范围指令，该设定指令及由该指令简单化部被简单化的该非设定指令。
7. 根据权利要求6所述的半导体测试装置，其特征在于：
该非设定指令包含用于进行该测试图案的生成的一图案生成指令，及对该测试图案，将从该被测试元件所输出的一测试图案与期待值进行比较的一图案比较指令；
该指令简单化部将该图案生成指令及该图案比较指令简单化；以及
该指令执行部执行该测试范围指令及该设定指令，以及该被简单化的该图案生成指令及该图案比较指令。
8. 一种测试程序除错方法，该方法利用一测试程序除错装置，其中该测试程序除错装置具有模拟一被测试元件的一被测试元件模拟设备、执行一半导体测试装置用的该测试程序并模拟该半导体测试装置，且对该被测试元件模拟设备供给一测试图案的一半导体测试装置模拟设备，其特征在于该测试程序除错方法包括：
获取该测试程序中验证的指令的范围即一验证范围的阶段；
使该测试程序中的该验证范围以外的范围即一非验证范围所包含的非验证范围指令中，用于进行该被测试元件模拟设备的设定的设定指令以外的非设定指令简单化的阶段；以及
执行该验证范围中所包含的验证范围指令，该设定指令及被简单化的该非设定指令的阶段。
9. 一种测试方法，藉由执行一测试程序而对一被测试元件进行测试的测试方法，其特征在于该测试方法包括：
获取该测试程序中用于该被测试元件的测试的指令的范围即一测试范围的阶段；
使该测试程序中的该测试范围以外的范围即非测试范围所包含的非测试范围指令中的，用于进行该被测试元件的设定的设定指令以外的非设定指令简单化的阶段；以及
执行该测试范围中所包含的测试范围指令，该设定指令及被简单化的该非设定指令的阶段。
CNB2004800288761A 2003-10-07 2004-10-05 测试程序除错装置与方法、半导体测试装置及测试方法 Expired - Fee Related CN100412811C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP348617/2003 2003-10-07
JP2003348617 2003-10-07

Publications (2)

Publication Number Publication Date
CN1864143A CN1864143A (zh) 2006-11-15
CN100412811C true CN100412811C (zh) 2008-08-20

Family

ID=34430970

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800288761A Expired - Fee Related CN100412811C (zh) 2003-10-07 2004-10-05 测试程序除错装置与方法、半导体测试装置及测试方法

Country Status (7)

Country Link
US (1) US7269773B2 (zh)
EP (1) EP1672508A4 (zh)
JP (2) JPWO2005036402A1 (zh)
KR (1) KR20060108662A (zh)
CN (1) CN100412811C (zh)
TW (1) TWI334489B (zh)
WO (1) WO2005036402A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US8874425B2 (en) 2007-03-22 2014-10-28 The Invention Science Fund I, Llc Implementing performance-dependent transfer or execution decisions from service emulation indications
US9378108B2 (en) * 2007-03-22 2016-06-28 Invention Science Fund I, Llc Implementing performance-dependent transfer or execution decisions from service emulation indications
US9558019B2 (en) 2007-03-22 2017-01-31 Invention Science Fund I, Llc Coordinating instances of a thread or other service in emulation
US8495708B2 (en) * 2007-03-22 2013-07-23 The Invention Science Fund I, Llc Resource authorizations dependent on emulation environment isolation policies
US8438609B2 (en) 2007-03-22 2013-05-07 The Invention Science Fund I, Llc Resource authorizations dependent on emulation environment isolation policies
WO2008120389A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited メモリテスト回路、半導体集積回路およびメモリテスト方法
US20090119084A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
US20090119542A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
US8132052B2 (en) * 2008-06-12 2012-03-06 Csr Technology Inc. System and method for locating a fault on a device under test
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
KR101239658B1 (ko) 2009-06-29 2013-03-11 가부시키가이샤 어드밴티스트 시험 장치
CN102006183A (zh) * 2010-11-12 2011-04-06 百度在线网络技术（北京）有限公司 一种用于基于配置参数配置网络设备的方法与配置设备
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
CN203117963U (zh) * 2012-12-17 2013-08-07 新唐科技股份有限公司 提供图形化接脚接口的调试系统与装置
WO2015135740A1 (en) * 2014-03-10 2015-09-17 Mhwirth As Improved method for testing a control system
US11513781B2 (en) * 2020-08-07 2022-11-29 International Business Machines Corporation Simulating container deployment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5151294A (en) * 1974-09-30 1976-05-06 Ibm Handotaisochino seizohoho
JPS64330A (en) * 1987-06-23 1989-01-05 Atsugi Motor Parts Co Ltd Compression ratio variable device for internal combustion engine
JPH119797A (ja) * 1997-06-24 1999-01-19 Toyomaru Sangyo Kk 遊技機用制御装置
CN1227643A (zh) * 1996-12-04 1999-09-01 西门子公司 测试一个面向对象程序的系统组成部分的方法
JP2001051025A (ja) * 1999-08-12 2001-02-23 Advantest Corp 半導体試験用プログラムデバッグ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206582A (en) * 1988-05-18 1993-04-27 Hewlett-Packard Company Control system for automated parametric test equipment
JPH0749797A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp プログラム作成装置
US6167545A (en) * 1998-03-19 2000-12-26 Xilinx, Inc. Self-adaptive test program
DE10036387A1 (de) * 1999-08-16 2001-03-01 Advantest Corp Halbleitertestprogramm-Diagnosevorrichtung
US6434503B1 (en) * 1999-12-30 2002-08-13 Infineon Technologies Richmond, Lp Automated creation of specific test programs from complex test programs
US7047463B1 (en) * 2003-08-15 2006-05-16 Inovys Corporation Method and system for automatically determining a testing order when executing a test flow

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5151294A (en) * 1974-09-30 1976-05-06 Ibm Handotaisochino seizohoho
JPS64330A (en) * 1987-06-23 1989-01-05 Atsugi Motor Parts Co Ltd Compression ratio variable device for internal combustion engine
CN1227643A (zh) * 1996-12-04 1999-09-01 西门子公司 测试一个面向对象程序的系统组成部分的方法
JPH119797A (ja) * 1997-06-24 1999-01-19 Toyomaru Sangyo Kk 遊技機用制御装置
JP2001051025A (ja) * 1999-08-12 2001-02-23 Advantest Corp 半導体試験用プログラムデバッグ装置

Also Published As

Publication number Publication date
JP2010146592A (ja) 2010-07-01
EP1672508A1 (en) 2006-06-21
US20060248390A1 (en) 2006-11-02
EP1672508A4 (en) 2010-06-30
JPWO2005036402A1 (ja) 2007-11-22
TW200513660A (en) 2005-04-16
KR20060108662A (ko) 2006-10-18
WO2005036402A1 (ja) 2005-04-21
US7269773B2 (en) 2007-09-11
CN1864143A (zh) 2006-11-15
TWI334489B (en) 2010-12-11

Similar Documents

Publication Publication Date Title
CN100412811C (zh) 测试程序除错装置与方法、半导体测试装置及测试方法
CN109406916B (zh) 一种用于半导体存储器老化测试装置的测试平台
KR100366963B1 (ko) 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치
KR100491463B1 (ko) 사상 기반 테스트 시스템에서 메모리 테스트를 위한모듈러 아키텍쳐
JP3383562B2 (ja) 半導体試験装置
JP2009116876A (ja) 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116878A (ja) 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP4959941B2 (ja) ソフトウェアの双方向プロービング
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
KR20040007463A (ko) 로직 시뮬레이션을 이용하지 않는 복잡한 ｉｃ의 설계검증을 위한 방법 및 장치
CA2176748A1 (en) Atg test station
US6842883B2 (en) Application of co-verification tools to the testing of IC designs
EP1327249B1 (en) Method to descramble the data mapping in memory circuits
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
JP2002333469A (ja) 半導体試験用プログラムデバッグ装置
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
US20140358514A1 (en) System and method for automatically generating offline result emulation files from a testflow
JP3162316B2 (ja) 電子回路テスト用システム
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
TWI858584B (zh) 測試電子被測試器件的裝置、方法以及電腦軟體產品
Steininger et al. Built-in fault injectors-the logical continuation of bist?
Widhalm et al. A common platform for bridging pre-and post-silicon verification in mixed-signal designs
Kirkland et al. Chip Behavior Realities Detected by Using Actual Automatic Test Equipment for Simulations
TW202340738A (zh) 測試電子被測試器件的裝置、方法以及電腦軟體產品
Walsh et al. Simulation of Functional Mixed Signal Test

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20101005