TW202340738A - 測試電子被測試器件的裝置、方法以及電腦軟體產品 - Google Patents

測試電子被測試器件的裝置、方法以及電腦軟體產品 Download PDF

Info

Publication number
TW202340738A
TW202340738A TW112107970A TW112107970A TW202340738A TW 202340738 A TW202340738 A TW 202340738A TW 112107970 A TW112107970 A TW 112107970A TW 112107970 A TW112107970 A TW 112107970A TW 202340738 A TW202340738 A TW 202340738A
Authority
TW
Taiwan
Prior art keywords
model
test
input
output
memory
Prior art date
Application number
TW112107970A
Other languages
English (en)
Inventor
塔爾 克萊因
羅尼 阿布布爾
埃雷茲 格拉斯伯格
約拉姆 阿維格多
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202340738A publication Critical patent/TW202340738A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318364—Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一種用於產生自動測試設備（ATE）測試樣型以對電子被測試器件（DUT）進行測試的裝置，所述電子DUT包括電路系統、至少一個輸入埠及至少一個輸出埠。所述裝置包括記憶體及處理器。記憶體被配置成儲存：（i）IC的硬體驗證語言（HVL）模型，所述HVL模型包括對所述至少一個DUT輸入埠進行建模的模型輸入以及對所述至少一個DUT輸出埠進行建模的模型輸出，所述HVL模型被配置成在忽視電路系統的情況下回應於模型輸入的邏輯狀態來確定模型輸出的邏輯狀態；以及（ii）模擬程式，被配置成對DUT的HVL模型進行模擬。處理器被配置成通過運行模擬程式來針對DUT產生ATE測試樣型。

Description

測試電子被測試器件的裝置、方法以及電腦軟體產品
本發明是有關於電氣測試，且特別是有關於用於產生積體電路測試樣型的方法及系統。
可使用運行測試樣型的自動測試設備（Automatic Test Equipment，ATE）而以晶片級（“晶片分類”）及封裝單元級對積體電路（integrated circuit，IC）進行測試。
美國專利6,205,407闡述一種產生用於在自動測試設備（ATE）平臺上對電子器件進行測試的測試代碼的系統及方法，所述ATE平臺基於使用者定義的設定將掃描測試資料及樣型測試資料轉譯成測試代碼。測試資料優選地來自產生測試資料的測試資料產生程式，例如掃描自動測試樣型產生（Automatic Test Pattern Generation，ATPG）或模擬程式。通過使用嵌入在測試資料產生程式中的函式呼叫，測試資料以串列方式流向系統。優選使用圖形使用者介面（Graphical User Interface，GUI）的使用者對所期望的ATE平臺類型以及用於輸出資料的其他客制格式特徵進行定義。優選與測試資料產生計畫同時運行的轉譯根據產生測試資料的方法生成測試代碼。
美國專利6,925,617闡述一種使用功能驗證程式而針對積體電路（IC）設計產生測試樣型的方法。功能驗證程式包括刺激產生器（stimulus generator）、預期回應產生器（expected-response generator）以及對IC設計的埠進行定義的介面。所述方法包括：（a）將介面中的輸入埠轉換成雙向輸入輸出埠；（b）通過執行刺激產生器將刺激供應到介面中的經轉換輸入輸出埠及原始輸入輸出埠；（c）對供應到經轉換輸入輸出埠及原始輸入輸出埠的刺激進行採樣；以及（d）記錄經採樣的刺激。所述方法還可包括：（e）在介面中創建雙向影子埠（shadow port），所述影子埠對應於IC設計的輸入輸出埠及輸出埠；（f）通過執行預期回應產生器向影子埠供應預期回應；（g）從影子埠對預期回應進行採樣；以及（h）記錄經採樣的預期回應。
本發明提供一種用於產生自動測試設備測試樣型以對電子被測試器件進行測試的裝置，所述電子被測試器件包括電路系統、至少一個輸入埠及至少一個輸出埠。所述裝置包括記憶體及處理器。所述記憶體被配置成儲存：（i）積體電路的硬體驗證語言模型，所述硬體驗證語言模型包括對所述至少一個輸入埠進行建模的模型輸入以及對所述至少一個輸出埠進行建模的模型輸出，所述硬體驗證語言模型被配置成在忽視所述電路系統的情況下回應於所述模型輸入的邏輯狀態來確定所述模型輸出的邏輯狀態；以及（ii）模擬程式，被配置成對所述電子被測試器件的所述硬體驗證語言模型進行模擬。所述處理器被配置成通過運行所述模擬程式來針對所述電子被測試器件產生自動測試設備測試樣型。
本發明提供一種用於產生自動測試設備測試樣型以對電子被測試器件進行測試的方法，所述電子被測試器件包括電路系統、至少一個輸入埠及至少一個輸出埠。所述方法包括：在記憶體中儲存積體電路的硬體驗證語言模型，所述硬體驗證語言模型包括對所述至少一個輸入埠進行建模的模型輸入以及對所述至少一個輸出埠進行建模的模型輸出，所述硬體驗證語言模型被配置成在忽視所述電路系統的情況下回應於所述模型輸入的邏輯狀態來確定所述模型輸出的邏輯狀態。在所述記憶體中進一步儲存模擬程式，所述模擬程式被配置成對所述電子被測試器件的所述硬體驗證語言模型進行模擬。通過運行所述模擬程式來針對所述電子被測試器件產生自動測試設備測試樣型。
本發明提供一種用於產生自動測試設備測試樣型以對電子被測試器件進行測試的電腦軟體產品，所述電子被測試器件包括電路系統、至少一個輸入埠及至少一個輸出埠。所述電腦軟體產品包括其中儲存有程式指令的有形非暫時性電腦可讀介質，所述程式指令在由處理器讀取時使所述處理器：在記憶體中儲存積體電路的硬體驗證語言模型，所述硬體驗證語言模型包括對所述至少一個輸入埠進行建模的模型輸入以及對所述至少一個輸出埠進行建模的模型輸出，所述硬體驗證語言模型被配置成在忽視所述電路系統的情況下回應於所述模型輸入的邏輯狀態來確定所述模型輸出的邏輯狀態；在所述記憶體中進一步儲存模擬程式，所述模擬程式被配置成對所述電子被測試器件的所述硬體驗證語言模型進行模擬；以及通過運行所述模擬程式來針對所述電子被測試器件產生自動測試設備測試樣型。
概述 自動測試設備（ATE）廣泛用於積體電路（IC）及其他電子器件（在測試術語中被統稱為被測試器件（device-under-test，DUT））的生產測試。ATE對DUT的輸入埠進行驅動且檢查輸出埠是否呈現預設電平（輸入埠及輸出埠也被稱為“端子”、“焊盤”或“引腳”）。
被應用於DUT輸入的值的列表及DUT輸出的預期回應值的列表通常在逗號分隔值（comma-separated-value，CSV）測試樣型檔案中列出。
產生用於對DUT進行測試的測試樣型檔案的一種方式涉及：在DUT模擬模型上運行DUT的功能測試，所述DUT模擬模型對DUT的電路系統進行建模，對DUT模型的輸入及輸出進行監測，以及產生對應的測試樣型。然而，對包括數百萬或者有時數十億個器件的DUT進行模擬可能會非常耗時。
本發明的實施例提供針對DUT快速產生功能測試樣型的方法及裝置。在實施例中，電腦對積體電路的硬體驗證語言（Hardware Verification Language，HVL）模型（也稱為高階驗證語言模型（High-Level Verification Language model））進行模擬，所述HVL模型在忽視DUT的電路系統的情況下針對任何刺激對DUT的回應進行定義。在一些實施例中，與對DUT的電路系統進行模擬的模型相比，HVL模型實質上以較快的速度進行模擬。
在實施例中，電腦保存所述模擬的臨時I/O日誌檔案且然後可運行轉譯程式，所述轉譯程式將臨時I/O日誌檔案轉譯成ATE測試樣型。
系統說明 本文中公開的實施例涉及用於積體電路的自動測試的測試樣型的產生。然而，所公開的技術也可用於針對系統（例如，多晶片模組（Multi-Chip Module，MCM）或任何其他電子電路的自動測試產生測試樣型。
圖1是根據本發明實施例的以硬體為中心所繪示用於積體電路的測試樣型產生的系統100的方塊圖。
使用者102（例如，測試工程師）通過人機界面106（包括監測器、定點器件及鍵盤）與電腦104進行通信。電腦104包括處理器108及記憶體110。（包括各種硬體元件及軟體元件的電腦104及人機界面106在下文中有時將被稱為用於產生ATE測試樣型的裝置）。
使用者102希望由自動測試設備（ATE）114產生測試樣型來對被測試器件（DUT）112（例如，IC）進行測試。測試樣型通常被格式化為逗號分隔值（CSV）檔案，所述逗號分隔值（CSV）檔案包括欲應用於DUT輸入的輸入刺激以及DUT預期產生的回應輸出（DUT 112也可包括雙向埠，所述雙向埠由輸入刺激進行驅動且產生回應輸出；以下將闡述根據實施例的雙向埠的處置）。
根據圖1中所示的實施例，使用者102運行儲存在電腦104的記憶體110中的軟體，以產生測試樣型。所述軟體包括DUT 112的硬體驗證語言（HVL）模型116及HVL模擬器118。在實施例中，DUT的HVL模型在忽視實際電路系統的情況下對DUT的輸入-輸出行為進行闡述。換句話說，在給定相同輸入的情況下，輸出相同輸出的不同電路實施方案將由相同的HVL模型來闡述。
DUT 112包括各種內部電路，所述各種內部電路回應於施加在DUT輸入引腳上的輸入二進位數字及輸入指示以及回應於DUT的內部狀態對DUT的輸出引腳上的二進位數字及邏輯指示進行計算並輸出所述二進位數字及邏輯指示。HVL模型被配置成在無需瞭解DUT電路及功能性的情況下生成相同的輸出數及指示。
作為簡化的實例，DUT可包括硬體除法器來將兩個數相除，或者可包括實施硬體除法演算法的電路系統；HVL模型可針對兩種實施方案包括相同的語句A=B/C，以實現相同的結果。相比之下，DUT的結構模型（例如，Verilog模型）通常包括所有內部DUT電路的模型。因此，對結構級模型的模擬比對HVL級模型的模擬慢得多。在一些情形中，HVL級模擬快至少兩個數量級。
用於編寫HVL模型（以及用於產生測試以對模型進行測試）的語言的實例是e語言。（對於e語言參考，參見例如《初級e語言參考初稿-CSE IIT Kgp》；第2章：“e基礎知識”，其對語言的基本結構進行了闡述）。作為另外一種選擇，可使用任何其他合適種類的HVL。
記憶體110進一步儲存HVL模擬器118以及刺激檔案（stimuli file）120，所述HVL模擬器118被配置成對HVL模型116進行模擬，所述刺激檔案120包括欲由HVL模擬器118應用於HVL模型116輸入埠的輸入向量。
當電腦104的處理器108使用HVL模擬器118且應用刺激檔案120來對HVL模型116進行模擬時，HVL模擬器118對DUT模型的輸入埠及輸出埠進行監測且將所監測的值儲存在輸入-輸出埠日誌檔案122（也被稱為臨時I/O日誌檔案）中。在一些實施例中，HVL模擬器118將高階除錯資料添加到臨時I/O日誌檔案（例如，如果DUT是運行軟體的處理器，則HVL模擬器118可添加與所監測的I/O值對應的處理器指令）。如以下所闡述，此種附加的高階除錯資料可用於簡化測試樣型的除錯。
在模擬成功完成之後，使用者102可運行轉譯程式124，所述轉譯程式124讀取I/O日誌檔案且產生ATE樣型檔案126（例如，CSV格式檔案），然後ATE樣型檔案126可被ATE 114下載。（如果發現問題，I/O日誌檔案也可用於除錯。）因此，在使用HVL模型而不是DUT的結構模型以及使用轉譯程式124的情況下，使用者102可在相對短的時間內產生ATE 114的ATE樣型檔案126。臨時I/O日誌檔案可用於簡化測試程式的除錯。
圖1中所示以及在上文闡述的系統100的配置是為使概念清楚而引用的實例。在替代實施例中可使用其他配置。舉例來說，ATE樣型產生（使用電腦104）與測試執行（使用ATE 114）可在不同的位置執行。換句話說，圖1中電腦104與ATE 114之間的連接可為邏輯連接（例如，通過任何檔案傳輸手段），而未必是物理連接。
作為另一實例，記憶體110的各種元件可分佈在多個電腦中；部分元件或所有元件可儲存在通信網路“雲”中。在一些實施例中，HVL包括使用例如隨機產生的測試進行的測試樣型自動產生，且因此可不需要刺激檔案。
圖2是根據本發明實施例的以軟體為中心所繪示ATE樣型產生的系統200的方塊圖。HVL模擬器202對HVL模型204進行模擬，從而應用來自刺激檔案206的刺激且使用由設定檔案208設定的配置。在一些實施例中，設定檔案208可選擇若干DUT配置選項中的一者和/或若干模擬器選項中的一者。
刺激及回應監測器210對DUT模型埠（輸入及輸出）的狀態進行監測且將所監測的值儲存在臨時I/O日誌檔案212中（在一些實施例中，臨時I/O日誌檔案還可包括高階除錯模擬資料）。然後，轉譯程式214將I/O日誌檔案轉譯成ATE樣型檔案216（例如，CSV格式檔案）。轉譯程式通常包括以某種指令碼語言（例如，Powershell、AWK或PERL）編寫的腳本。
在圖2中示出且在上文中闡述的系統200的配置是通過實例的方式而被引用的示例性配置。在替代實施例中可使用其他配置。舉例來說，在一些實施例中，不存在設定檔案；確切來說，模擬程式通常在模擬開始之前提示使用者輸入配置選項。在其他實施例中，由於配置是固定的，因此不存在設定檔案。在實施例中，刺激檔案由模擬軟體產生（例如，當模擬器被配置成產生隨機測試樣型時）。
除錯（Debug） 在一些實施例中，HVL模擬器在臨時I/O日誌檔案中插入與所監測的I/O值有關的高階除錯模擬資料。舉例來說，如果DUT是處理器，則臨時I/O檔案可包括與連續時間段中的I/O值有關的行，且在每一行中包括對應的處理器指令。
如果測試程式失敗，則臨時I/O檔案可用於對測試樣型進行除錯；在實施例中，與對不包括高級模擬資料的ATE測試樣型進行除錯相比，此種除錯可更容易。
雙向埠（Bidirectional Ports） 在一些實施例中，DUT可包括雙向埠，所述雙向埠可在不同的時間段充當DUT的輸入或者來自DUT的輸出。在實施例中，DUT的HVL模型包括用於每一個此種雙向引腳的方向指示（有時單個指示確定一組埠的方向，例如雙向資料匯流排）。
在一些實施例中，HVL模擬器對方向指示信號進行監測，然後將其儲存在臨時I/O日誌檔案212中，且轉譯程式214將方向指示列添加到ATE樣型檔案216。僅當對應的方向指示指示出埠是輸入時，ATE才會對雙向埠進行驅動。
方法說明
圖3是根據本發明實施例所繪示ATE樣型產生方法的流程圖300。所述流程由電腦104（圖1）執行。
所述流程開始於獲取HVL模型操作302，在獲取HVL模型操作302中，電腦接收被測試器件（DUT）的HVL模型。HVL模型被配置成在忽視DUT的內部結構的情況下回應於施加在DUT輸入埠處的刺激對DUT的輸出埠行為進行建模。（通常來說，HVL模型的正確性在DUT的開發階段期間已得到證實。）
在實施例中，HVL以e語言進行編寫；在其他實施例中，可使用任何其他合適的HVL語言。
接下來，在獲取刺激檔案操作304，電腦接收對欲應用於DUT輸入埠的刺激進行闡述的檔案。通常來說，刺激檔案已由測試工程師準備且被設計成運行DUT的功能測試。
然後，在模擬操作306，電腦運行模擬程式，所述模擬程式使用HVL模型對DUT操作進行模擬。電腦應用刺激檔案中定義的刺激，對所有輸入及輸出進行監測，且將輸入及輸出的邏輯狀態儲存在臨時I/O日誌檔案中。最後，在向ATE樣型轉換操作308，電腦運行轉譯程式，所述轉譯程式將臨時I/O日誌檔案轉換成與ATE相容的測試樣型（例如，逗號分隔值（CSV）檔案）。在實施例中，轉換程式是以指令碼語言（例如，Powershell、AWK或PERL）進行編寫。
在圖3中示出且在上文中闡述的流程圖是用過實例的方式而被引用。在替代實施例中可使用其他流程圖。舉例來說，在一些實施例中，只要模擬器輸出輸入邏輯值及輸出邏輯值，便可遞增地完成臨時I/O日誌到ATE測試樣型的轉譯。
在圖1到圖3中示出且在上文中闡述的包括電腦104、記憶體110的內容在內的測試樣型產生系統100的配置及流程圖300純粹是為使概念清晰而示出的示例性配置及流程圖。在替代實施例中可使用任何其他合適的配置及流程圖。電腦104的不同子單元可使用合適的硬體實施，例如在一個或多個應用專用積體電路（Application-Specific Integrated Circuit，ASIC）或現場可程式設計閘陣列（Field-Programmable Gate Array，FPGA）中使用軟體、使用硬體或使用硬體元件與軟體元件的組合來實施。
電腦104可包括一個或多個通用處理器，所述一個或多個通用處理器在軟體中被程式設計為施行本文中闡述的功能。舉例來說，軟體可通過網路以電子形式下載到處理器或者從主機下載，或者作為另外一種選擇或另外地，軟體可提供和/或儲存在非暫時性有形介質（例如磁性記憶體、光學記憶體或電子記憶體）上。
因此，應理解，上述實施例是通過實例的方式引用，且本發明並不僅限於上文具體示出及闡述的內容。確切來說，本發明的範圍包括上文闡述的各種特徵的組合及子組合二者以及所屬領域中的技術人員在閱讀前述說明時將設想到並且在現有技術中未公開的其變化及修改。併入本專利申請中供參考的文獻被認為是本申請的組成部分，而當這些併入的文獻中以與本說明書中明確或隱含的定義相衝突的方式定義任何術語時，應僅考慮本說明書中的定義。
100:系統 102:使用者 104:電腦 106:人機界面 108:處理器 110:記憶體 112:被測試器件 114:自動測試設備 116:硬體驗證語言模型/HVL模型 118:HVL模擬器 120:刺激檔案 122:輸入-輸出埠日誌檔案 124:轉譯程式 126:ATE樣型檔案 200:系統 202:HVL模擬器 204:HVL模型 206:刺激檔案 208:設定檔案 210:監測器 212:臨時I/O日誌檔案 214:轉譯程式 216:ATE樣型檔案 300:流程圖 302:獲取HVL模型操作 304:獲取刺激檔案操作 306:模擬操作 308:向ATE樣型轉換操作
圖1是根據本發明實施例的以硬體為中心所繪示用於積體電路的ATE測試樣型產生的系統的方塊圖。 圖2是根據本發明實施例的以軟體為中心所繪示ATE測試樣型產生的系統的方塊圖。 圖3是根據本發明實施例所繪示用於ATE測試樣型產生方法的流程圖。
100:系統
102:使用者
104:電腦
106:人機界面
108:處理器
110:記憶體
112:被測試器件
114:自動測試設備
116:HVL模型
118:HVL模擬器
120:刺激檔案
122:輸入-輸出埠日誌檔案
124:轉譯程式
126:ATE樣型檔案

Claims (15)

  1. 一種用於產生自動測試設備測試樣型以對電子被測試器件進行測試的裝置，所述電子被測試器件包括電路系統、至少一個輸入埠及至少一個輸出埠，所述裝置包括： 記憶體，被配置成儲存： 積體電路的硬體驗證語言模型，所述硬體驗證語言模型包括對所述至少一個輸入埠進行建模的模型輸入以及對所述至少一個輸出埠進行建模的模型輸出，所述硬體驗證語言模型被配置成在忽視所述電路系統的情況下回應於所述模型輸入的邏輯狀態來確定所述模型輸出的邏輯狀態；以及 模擬程式，被配置成對所述電子被測試器件的所述硬體驗證語言模型進行模擬；以及 處理器，被配置成通過運行所述模擬程式來針對所述電子被測試器件產生自動測試設備測試樣型。
  2. 如請求項1所述的裝置，其中所述記憶體被進一步配置成儲存轉譯程式，所述轉譯程式用於將所述模型輸入的所述邏輯狀態及所述模型輸出的所述邏輯狀態轉譯成所述自動測試設備測試樣型，且其中所述處理器被配置成通過運行所述轉譯程式來產生所述自動測試設備測試樣型。
  3. 如請求項1所述的裝置，其中所述記憶體被進一步配置成儲存用於指示欲應用於所述模型輸入的刺激的刺激檔案。
  4. 如請求項1所述的裝置，其中所述處理器被配置成在所述記憶體中儲存臨時輸入輸出日誌檔案，所述臨時輸入輸出日誌檔案包括所述模型輸出的所述邏輯狀態。
  5. 如請求項4所述的裝置，其中所述處理器被配置成在所述臨時輸入輸出日誌檔案中儲存高階除錯模擬資料。
  6. 如請求項1所述的裝置，其中所述記憶體被進一步配置成儲存包括所述自動測試設備測試樣型的樣型檔案。
  7. 如請求項1所述的裝置，其中所述自動測試設備測試樣型包括逗號分隔值檔案。
  8. 一種用於產生自動測試設備測試樣型以對電子被測試器件進行測試的方法，所述電子被測試器件包括電路系統、至少一個輸入埠及至少一個輸出埠，所述方法包括： 在記憶體中儲存積體電路的硬體驗證語言模型，所述硬體驗證語言模型包括對所述至少一個輸入埠進行建模的模型輸入以及對所述至少一個輸出埠進行建模的模型輸出，所述硬體驗證語言模型被配置成在忽視所述電路系統的情況下回應於所述模型輸入的邏輯狀態來確定所述模型輸出的邏輯狀態； 在所述記憶體中進一步儲存模擬程式，所述模擬程式被配置成對所述電子被測試器件的所述硬體驗證語言模型進行模擬；以及 通過運行所述模擬程式來針對所述電子被測試器件產生自動測試設備測試樣型。
  9. 如請求項8所述的方法，還包括在所述記憶體中儲存轉譯程式，所述轉譯程式用於將所述模型輸入的所述邏輯狀態及所述模型輸出的所述邏輯狀態轉譯成所述自動測試設備測試樣型，其中產生所述自動測試設備測試樣型包括運行所述轉譯程式。
  10. 如請求項8所述的方法，還包括在所述記憶體中儲存用於指示欲應用於所述模型輸入的刺激的刺激檔案。
  11. 如請求項8所述的方法，還包括在所述記憶體中儲存臨時輸入輸出日誌檔案，所述臨時輸入輸出日誌檔案包括所述模型輸出的所述邏輯狀態。
  12. 如請求項11所述的方法，還包括在所述臨時輸入輸出日誌檔案中儲存高階除錯模擬資料。
  13. 如請求項8所述的方法，還包括在所述記憶體中儲存包括所述自動測試設備測試樣型的樣型檔案。
  14. 如請求項8所述的方法，其中所述自動測試設備測試樣型包括逗號分隔值檔案。
  15. 一種用於產生自動測試設備測試樣型以對電子被測試器件進行測試的電腦軟體產品，所述電子被測試器件包括電路系統、至少一個輸入埠及至少一個輸出埠，所述電腦軟體產品包括其中儲存有程式指令的有形非暫時性電腦可讀介質，所述程式指令在由處理器讀取時使所述處理器： 在記憶體中儲存積體電路的硬體驗證語言模型，所述硬體驗證語言模型包括對所述至少一個輸入埠進行建模的模型輸入以及對所述至少一個輸出埠進行建模的模型輸出，所述硬體驗證語言模型被配置成在忽視所述電路系統的情況下回應於所述模型輸入的邏輯狀態來確定所述模型輸出的邏輯狀態； 在所述記憶體中進一步儲存模擬程式，所述模擬程式被配置成對所述電子被測試器件的所述硬體驗證語言模型進行模擬；以及 通過運行所述模擬程式來針對所述電子被測試器件產生自動測試設備測試樣型。
TW112107970A 2022-04-05 2023-03-06 測試電子被測試器件的裝置、方法以及電腦軟體產品 TW202340738A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/713,260 US20230315598A1 (en) 2022-04-05 2022-04-05 Automatic Functional Test Pattern Generation based on DUT Reference Model and Unique Scripts
US17/713,260 2022-04-05

Publications (1)

Publication Number Publication Date
TW202340738A true TW202340738A (zh) 2023-10-16

Family

ID=85570038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107970A TW202340738A (zh) 2022-04-05 2023-03-06 測試電子被測試器件的裝置、方法以及電腦軟體產品

Country Status (6)

Country Link
US (1) US20230315598A1 (zh)
EP (1) EP4257994A1 (zh)
JP (1) JP2023153744A (zh)
KR (1) KR20230143564A (zh)
CN (1) CN116893334A (zh)
TW (1) TW202340738A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205407B1 (en) 1998-02-26 2001-03-20 Integrated Measurement Systems, Inc. System and method for generating test program code simultaneously with data produced by ATPG or simulation pattern capture program
US6925617B2 (en) * 2003-01-22 2005-08-02 Sun Microsystems, Inc. Method and apparatus for generating test pattern for integrated circuit design
US20080244347A1 (en) * 2007-03-28 2008-10-02 Fisher Rory L Automated Circuit Model Generator
US11036907B2 (en) * 2019-03-01 2021-06-15 Synopsys, Inc. Automatic testbench generator for test-pattern validation

Also Published As

Publication number Publication date
CN116893334A (zh) 2023-10-17
KR20230143564A (ko) 2023-10-12
JP2023153744A (ja) 2023-10-18
EP4257994A1 (en) 2023-10-11
US20230315598A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR100491461B1 (ko) ＳｏＣ 설계 검증을 위한 방법 및 장치
Civera et al. An FPGA-based approach for speeding-up fault injection campaigns on safety-critical circuits
US8997034B2 (en) Emulation-based functional qualification
KR100936855B1 (ko) Ａｓｉｃ/ｓｏｃ 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치
KR100366963B1 (ko) 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치
US20130227367A1 (en) Test IP-Based A.T.E. Instrument Architecture
US6865502B2 (en) Method and system for logic verification using mirror interface
US20160238657A1 (en) Test IP-Based A.T.E. Instrument Architecture
US20090119542A1 (en) System, method, and program product for simulating test equipment
KR20000029237A (ko) 반도체 집적 회로 평가 시스템
KR100483876B1 (ko) 반도체 집적 회로 설계 및 검증 시스템
US6327556B1 (en) AT-speed computer model testing methods
US8214195B2 (en) Testing in a hardware emulation environment
EP1870725B1 (en) Test device, test method, electronic device manufacturing method, test simulator, and test simulation method
CN100412811C (zh) 测试程序除错装置与方法、半导体测试装置及测试方法
KR20040007463A (ko) 로직 시뮬레이션을 이용하지 않는 복잡한 ｉｃ의 설계검증을 위한 방법 및 장치
US6360353B1 (en) Automated alternating current characterization testing
CN115684896A (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
US6842883B2 (en) Application of co-verification tools to the testing of IC designs
US20020188432A1 (en) Circuit model generation and circuit model testing
TW202340738A (zh) 測試電子被測試器件的裝置、方法以及電腦軟體產品
US7065724B2 (en) Method and apparatus for generating and verifying libraries for ATPG tool
JP2001051025A (ja) 半導体試験用プログラムデバッグ装置
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
JP2005032191A (ja) 仮想テスタ、テスト装置、半導体集積回路用テストシステム、及び半導体集積回路用テストプログラムの検証方法