JP2010146592A - テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 - Google Patents

テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 Download PDF

Info

Publication number
JP2010146592A
JP2010146592A JP2010043436A JP2010043436A JP2010146592A JP 2010146592 A JP2010146592 A JP 2010146592A JP 2010043436 A JP2010043436 A JP 2010043436A JP 2010043436 A JP2010043436 A JP 2010043436A JP 2010146592 A JP2010146592 A JP 2010146592A
Authority
JP
Japan
Prior art keywords
test
range
instruction
setting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010043436A
Other languages
English (en)
Inventor
Mitsuo Hori
光男 堀
Hideki Tada
秀樹 多田
Takahiro Kataoka
孝浩 片岡
Hiroyuki Sekiguchi
宏之 関口
Kazuo Yumekawa
一男 夢川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010043436A priority Critical patent/JP2010146592A/ja
Publication of JP2010146592A publication Critical patent/JP2010146592A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】テストプログラムの検証に多大な時間を要するという課題があった。
【解決手段】本発明のテストプログラムデバッグ装置は、被試験デバイスシミュレータ及び半導体試験装置シミュレータとを備える。そして、半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを有する。
【選択図】図１

Description

本発明は、テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法に関する。特に本発明は、半導体試験装置用のテストプログラムを仮想的に実行してテストプログラムのデバッグを行うテストプログラムデバッグ装置及びテストプログラムデバッグ方法、並びにテストプログラムを実行することにより被試験デバイスを試験する半導体試験装置及び試験方法に関する。
半導体試験装置は、半導体試験装置用のテストプログラムを実行することにより、被試験デバイスにテストパターンを供給して、被試験デバイスの各種試験を行う。このテストプログラムは、試験条件、テストパターンの生成、テストパターンの比較等を規定する膨大な命令で構成されており、半導体試験装置の種類及び被試験デバイスの種類に併せて作成又は変更される。そして、テストプログラムが作成又は変更された場合には、そのテストプログラムが正常に動作するものか否かの検証を行わなければならない。そこで、従来、ワークステーション等の汎用コンピュータを用いて半導体試験装置及び被試験デバイスをシミュレートするテストプログラムデバッグ装置にテストプログラムを実行させることによって、テストプログラムの検証が行われている（例えば、特許文献１参照。）。
特許文献１ 特開２００１−５１０２５号公報
しかしながら、上述のようにテストプログラムは膨大な命令で構成されているため、テストプログラムの実行には多大な時間が要される。また、従来のテストプログラムデバッグ装置は、テストプログラムの一部の命令のみを実行することができず、複数の試験項目のうちの一部の試験項目の命令だけを検証することや、複数のテストパターンのうちの一部のテストパターンを生成するための命令だけを検証する場合であっても、テストプログラムの全命令を実行させなければならない。そのため、テストプログラムの検証に多大な時間を要するという課題があった。
そこで本発明は、上記の課題を解決することができる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第１の形態によると、半導体試験装置用のテストプログラムのデバッグを行うテストプログラムデバッグ装置であって、被試験デバイスをシミュレートする被試験デバイスシミュレータと、テストプログラムを実行して半導体試験装置をシミュレートし、被試験デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレータとを備える。
半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを有する。
非設定命令は、非設定命令として、テストパターンの生成を行うためのパターン生成命令、及びテストパターンに対して被試験デバイスシミュレータから出力された出力パターンを期待値と比較するパターン比較命令を含み、命令単純化部は、パターン生成命令及びパターン比較命令を単純化し、命令実行部は、検証範囲命令及び設定命令、並びに単純化されたパターン生成命令及びパターン比較命令を実行してもよい。
命令単純化部は、非設定命令を命令実行部によって実行されない命令として設定し、命令実行部は、検証範囲命令及び設定命令を実行し、非設定命令を実行しなくてもよい。
本発明の第２の形態によると、半導体試験装置用のテストプログラムのデバッグを行うテストプログラムデバッグ装置であって、被試験デバイスをシミュレートする被試験デバイスシミュレータと、テストプログラムを実行して半導体試験装置をシミュレートし、被試験デバイスシミュレータにテストパターンの受け渡しを行う半導体試験装置シミュレータとを備える。
半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得し、被試験デバイスシミュレータは、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令に基づくシミュレートを単純化して実行する。
被試験デバイスシミュレータは、半導体試験装置シミュレータから供給されたテストパターンに対する出力パターンを予め保持しており、非設定命令に基づく半導体試験装置シミュレータからのテストパターンに対して、予め保持している出力パターンを出力してもよい。
本発明の第３の形態によると、テストプログラムを実行することにより被試験デバイスを試験する半導体試験装置であって、テストプログラムのうちの被試験デバイスの試験に用いるべき命令の範囲である試験範囲を取得する試験範囲取得部と、テストプログラムのうちの試験範囲以外の範囲である非試験範囲に含まれる非試験範囲命令のうち、被試験デバイスの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、試験範囲に含まれる試験範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを備える。
非設定命令は、非設定命令として、テストパターンの生成を行うためのパターン生成命令、及びテストパターンに対して被試験デバイスから出力されたテストパターンを期待値と比較するパターン比較命令を含み、命令単純化部は、パターン生成命令及びパターン比較命令を単純化し、命令実行部は、試験範囲命令及び設定命令、並びに単純化されたパターン生成命令及びパターン比較命令を実行してもよい。
本発明の第４の形態によると、被試験デバイスをシミュレートする被試験デバイスシミュレータと、半導体試験装置用のテストプログラムを実行して半導体試験装置をシミュレートし、被試験デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレータとを備えるテストプログラムデバッグ装置によるテストプログラムデバッグ方法であって、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する段階と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する段階と、検証範囲に含まれる検証範囲命令、設定命令、及び単純化された非設定命令を実行する段階とを備える。
本発明の第５の形態によると、テストプログラムを実行することにより被試験デバイスを試験する試験方法であって、テストプログラムのうちの被試験デバイスの試験に用いるべき命令の範囲である試験範囲を取得する段階と、テストプログラムのうちの試験範囲以外の範囲である非試験範囲に含まれる非試験範囲命令のうち、被試験デバイスの設定を行うための設定命令以外の非設定命令を単純化する段階と、試験範囲に含まれる試験範囲命令、設定命令、及び単純化された非設定命令を実行する段階とを備える。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
テストプログラムデバッグ装置１００の構成の一例を示す図である。 半導体試験装置２００の構成の一例を示す図である。 テストプログラム１１０及びパターンプログラム３００の構成の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一実施形態に係るテストプログラムデバッグ装置１００の構成の一例を示す。テストプログラムデバッグ装置１００は、ワークステーション等の汎用コンピュータによって実現され、半導体試験装置２００及び被試験デバイス２０２の動作をシミュレートすることによって、テストプログラム１１０が正常に動作するか否かを検証してデバッグを行う。このように、テストプログラムデバッグ装置１００は、半導体試験装置２００及び被試験デバイス２０２を模擬するものであるので、まず図２を参照して、実際の半導体試験装置２００の構成及び動作を説明する。
図２は、本発明の一実施形態に係る半導体試験装置２００の構成の一例を示す。半導体試験装置２００は、被試験デバイス２０２に接続されて被試験デバイス２０２とテストパターンの受け渡しを行うテストモジュール２０６と、テストモジュール２０６を制御するテストモジュール制御部２０４と、テストモジュール制御部２０４とテストモジュール２０６とを接続するテスタバス２２２とを備える。テストモジュール制御部２０４は、テストプログラム１１０、アプリケーションプログラム２１０、言語解析実行部２１２、テスタライブラリ２１４、及びテスタバスドライバ２１６を有する。そして、アプリケーションプログラム２１０は、試験範囲取得部２１８及び命令単純化部２２０として機能する。また、テストモジュール２０６は、レジスタ２２４、メモリ２２６、及び試験実行部２２８を有する。
テストプログラム１１０は、被試験デバイス２０２に対して行う試験の内容が記述されたものである。言語解析実行部２１２は、テストプログラム１１０の構文解析を行い、テストプログラム１１０に従って、半導体試験装置２００を動作させる。アプリケーションプログラム２１０は、テストプログラム１１０及び言語解析実行部２１２と連携して動作し、被試験デバイス２０２へのテストパターンの印加制御等を行う。テスタライブラリ２１４は、言語解析実行部２１２によって構文解析が行われたテストプログラム１１０の命令をレジスタレベルの命令に変換して、パターンデータの生成やテストモジュール２０６の設定を行うとともに、テストモジュール２０６に対して測定動作の指示を行う。そして、テスタバスドライバ２１６は、テスタバス２２２を介して、テスタライブラリ２１４によって生成されたパターンデータをレジスタ２２４に転送する。
レジスタ２２４は、テスタライブラリ２１４によって生成されたパターンデータを格納しており、格納しているパターンデータを直接又はメモリ２２６を介して試験実行部２２８に供給する。そして、試験実行部２２８は、レジスタ２２４又はメモリ２２６が格納しているパターンデータに基づいて被試験デバイス２０２の試験を行い、試験結果をレジスタ２２４又はメモリ２２６に格納する。そして、テスタバスドライバ２１６は、レジスタ２２４又はメモリ２２６に格納されている試験結果を、テスタバス２２２を介してテスタライブラリ２１４に取り込む。そして、アプリケーションプログラム２１０は、テスタライブラリ２１４に取り込まれた試験結果に基づいて、被試験デバイス２０２の良否判定、被試験デバイス２０２の特性解析等を行う。
図１に示したテストプログラムデバッグ装置１００は、上述の半導体試験装置２００及び被試験デバイス２０２の動作をシミュレートし、テストプログラム１１０が正常に動作するか否かを検証してデバッグを行う。次に、図１を参照して、テストプログラムデバッグ装置１００の構成及び動作を説明する。
テストプログラムデバッグ装置１００は、被試験デバイス２０２をシミュレートする被試験デバイスシミュレータ１０４と、テストプログラム１１０を実行して半導体試験装置２００をシミュレートし、被試験デバイス２０２にテストパターンを供給する半導体試験装置シミュレータ１０２とを備える。半導体試験装置シミュレータ１０２は、テストモジュール２０６をエミュレートするテストモジュールエミュレータ１０８と、テストモジュールエミュレータ１０８を制御するエミュレータ制御部１０６と、エミュレータ制御部１０６とテストモジュールエミュレータ１０８とを仮想的に接続する仮想テスタバス１２４と、被試験デバイスシミュレータ１０４の試験結果を解析する試験結果解析判定部１３６とを有する。
エミュレータ制御部１０６は、テストプログラム１１０、アプリケーションプログラム１１２、言語解析実行部１１４、テスタライブラリ１１６、及びテスタバスエミュレータ１１８を含む。そして、アプリケーションプログラム１１２は、検証範囲取得部１２０及び命令単純化部１２２として機能する。また、テストモジュールエミュレータ１０８は、仮想レジスタ１２６、仮想メモリ１２８、及び仮想試験実行部１３０を含む。
エミュレータ制御部１０６は、図２に示したテストモジュール制御部２０４と同一の動作を行い、図２に示したテストモジュール２０６の動作をソフトウェアで実現するテストモジュールエミュレータ１０８を制御する。テストプログラム１１０は、図２に示したテストプログラム１１０が移植されたものであり、テストプログラムデバッグ装置１００によるデバッグの対象である。言語解析実行部１１４は、テストプログラム１１０の構文解析を行い、テストプログラム１１０に従って、半導体試験装置シミュレータ１０２を動作させる。アプリケーションプログラム１１２は、テストプログラム１１０及び言語解析実行部１１４と連携して動作し、被試験デバイスシミュレータ１０４へのテストパターンの印加制御等を行う。テスタライブラリ１１６は、本発明の命令実行部の一例であり、言語解析実行部１１４によって構文解析が行われたテストプログラム１１０の命令をレジスタレベルの命令に変換して、パターンデータの生成やテストモジュールエミュレータ１０８の設定を行うとともに、テストモジュールエミュレータ１０８に対して測定動作の指示を行う。そして、テスタバスエミュレータ１１８は、仮想テスタバス１２４を介して、テスタライブラリ１１６によって生成されたパターンデータを仮想レジスタ１２６に転送する。
仮想レジスタ１２６は、テスタライブラリ１１６によって生成されたパターンデータを格納しており、格納しているパターンデータを直接又は仮想メモリ１２８を介して仮想試験実行部１３０に供給する。そして、仮想試験実行部１３０は、仮想レジスタ１２６又は仮想メモリ１２８が格納しているパターンデータに基づいて被試験デバイスシミュレータ１０４の仮想試験を行い、仮想試験結果を仮想レジスタ１２６又は仮想メモリ１２８に格納する。そして、テスタバスエミュレータ１１８は、仮想レジスタ１２６又は仮想メモリ１２８に格納されている仮想試験結果を、仮想テスタバス１２４を介してテスタライブラリ１１６に取り込む。そして、試験結果解析判定部１３６は、テスタライブラリ１１６、仮想レジスタ１２６、又は仮想メモリ１２８に格納されている仮想試験結果と、予め生成された仮想試験結果の期待値とを比較検討する。そして、試験結果解析判定部１３６は、テストプログラム１１０が正常に動作しているかの検証を行い、検証結果をユーザに通知する。例えば、仮想試験結果と期待値とが異なる場合には、仮想試験結果の元となるテストプログラム１１０の行番号等をモニタに表示したり、プリンタで印字したりする。
図３は、テストプログラム１１０及びパターンプログラム３００の構成の一例を示す。テストプログラム１１０は、試験項目の識別子であるテスト番号３０２毎に、試験条件を規定する試験条件命令群３０４、及び被試験デバイス２０２又はテストモジュールエミュレータ１０８からの出力パターンを測定する測定命令群３０６を有する。測定命令群３０６は、テストモジュール２０６又はテストモジュールエミュレータ１０８の設定を行うための命令である設定命令３０８と、テストパターンの生成を行うための命令であるパターン生成命令３１０と、テストパターンに対して被試験デバイス２０２又は被試験デバイスシミュレータ１０４から出力された出力パターンを予め生成された期待値と比較するパターン比較命令３１２とを含む。設定命令３０８は、例えばレジスタ値の設定である。また、パターンプログラム３００は、パターン生成命令３１０によって呼び出され、テストパターンを生成するための情報を有する。具体的には、パターンプログラム３００は、テストパターンのアドレス３１４に対応づけて、テストパターンを示すパターンデータ３１６を保持する。
図１に示したテストプログラムデバッグ装置１００は、図３に示したテストプログラム１１０を順次実行することにより、テストプログラム１１０の検証を行うが、ユーザがテストプログラム１１０において検証すべき命令の範囲、又はパターンプログラム３００において検証すべきパターンデータの範囲を選択し、選択されたテストプログラム１１０の一部分の命令を検証してもよい。
即ち、検証範囲取得部１２０は、ユーザの指示入力に基づいて、テストプログラム１１０のうちの検証すべき命令の範囲である検証範囲を取得する。例えば、テストプログラム１１０におけるテスト番号３０２、又はテスト番号３０２の範囲がユーザによって指定された場合、検証範囲取得部１２０は、テスト番号３０２、又はテスト番号３０２の範囲を検証範囲として取得する。また、検証範囲取得部１２０は、ユーザの指示入力に基づいて、パターンプログラム３００のうちの検証すべきテストパターンの範囲を検証範囲として取得してもよい。例えば、パターンプログラム３００におけるテストパターンのアドレス３１４、又はテストパターンのアドレス３１４の範囲がユーザによって指定された場合、検証範囲取得部１２０は、指定されたテストパターンのアドレス３１４のテストパターン、又は指定されたテストパターンのアドレス３１４の範囲のテストパターンを検証範囲として取得してもよい。また、パターンプログラム３００におけるテストパターンのアドレス３１４及びカウントの範囲がユーザによって指定された場合、検証範囲取得部１２０は、指定されたテストパターンのアドレス３１４から指定されたカウントの範囲のテストパターンを検証範囲として取得してもよい。なお、テストパターンのアドレス３１４、テストパターンのアドレスの範囲、並びにテストパターンのアドレス３１４及びカウントの範囲のいずれもが指定されない場合には、検証範囲取得部１２０は、パターンプログラム３００の全てのテストパターンを検証範囲として取得してもよい。
そして、命令単純化部１２２は、テストプログラム１１０のうちの、検証範囲取得部１２０が取得した検証範囲以外の範囲である非検証範囲に含まれる命令である非検証範囲命令のうち、被試験デバイスシミュレータ１０４の設定を行うための命令である設定命令３０８以外の命令である非設定命令を単純化する。例えば、命令単純化部１２２は、非設定命令であるパターン生成命令３１０及びパターン比較命令３１２を単純化し、簡易な命令に変換する。例えば、命令単純化部１２２は、パターン生成命令３１０の前段に設けられるテストパターンの実行命令を検出し、テストパターンの実行命令が含まれる試験項目においてテストパターンの実行命令より後段の命令を単純化する。
そして、テスタライブラリ１１６は、検証範囲取得部１２０が取得した検証範囲に含まれる命令である検証範囲命令、非検証範囲命令のうちの設定命令３０８、並びに非検証範囲命令のうち命令単純化部１２２によって単純化された非設定命令を実行し、テストモジュールエミュレータ１０８を動作させる。また、命令単純化部１２２は、非設定命令の単純化の他の例として、非設定命令をテスタライブラリ１１６によって実行されない命令として設定してもよい。そして、テスタライブラリ１１６は、検証範囲命令及び設定命令を実行し、非設定命令を実行しなくてもよい。
以上のように、ユーザから取得した検証範囲以外の命令を単純化することによって、ユーザによって指定された検証範囲を短時間で検証することができる。さらに、ユーザから取得した検証範囲以外の命令のうちで、被試験デバイスシミュレータ１０４のレジスタ値等の設定命令を単純化せずに行うことにより、テストプログラム１１０の一部の命令を検証範囲とする場合であっても、テストプログラム１１０の全てを検証する場合と同様の環境で被試験デバイスシミュレータ１０４を動作させることができるので、テストプログラム１１０を正確に検証することができる。
また、他の例においては、命令単純化部１２２による非設定命令の単純化に代えて、被試験デバイスシミュレータ１０４は、非設定命令に基づくシミュレートを単純化して実行してもよい。具体的には、被試験デバイスシミュレータ１０４は、半導体試験装置シミュレータ１０２から供給されたテストパターンに対する出力パターンを予め保持している出力パターンテーブル１３８を有している。そして、被試験デバイスシミュレータ１０４は、非設定命令に基づく半導体試験装置シミュレータ１０２からのテストパターンに対して、当該テストパターンに対応づけて予め保持している出力パターンを出力する。これにより、被試験デバイスシミュレータ１０４によるシミュレートの時間を軽減でき、検証範囲を迅速に検証することができる。
また、図２に示した半導体試験装置２００は、図３に示したテストプログラム１１０を順次実行することにより、被試験デバイス２０２の試験を行うが、ユーザがテストプログラム１１０において試験すべき命令の範囲、又はパターンプログラム３００において試験すべきパターンデータの範囲を選択し、選択されたテストプログラム１１０の一部分について試験してもよい。
即ち、試験範囲取得部２１８は、ユーザの指示入力に基づいて、テストプログラム１１０のうちの試験すべき命令の範囲である試験範囲を取得する。例えば、テストプログラム１１０におけるテスト番号３０２、又はテスト番号３０２の範囲がユーザによって指定された場合、試験範囲取得部２１８は、テスト番号３０２、又はテスト番号３０２の範囲を試験範囲として取得する。また、試験範囲取得部２１８は、ユーザの指示入力に基づいて、パターンプログラム３００のうちの試験すべきテストパターンの範囲を試験範囲として取得してもよい。例えば、パターンプログラム３００におけるテストパターンのアドレス３１４、又はテストパターンのアドレス３１４の範囲がユーザによって指定された場合、試験範囲取得部２１８は、指定されたテストパターンのアドレス３１４のテストパターン、又は指定されたテストパターンのアドレス３１４の範囲のテストパターンを試験範囲として取得してもよい。また、パターンプログラム３００におけるテストパターンのアドレス３１４及びカウントの範囲がユーザによって指定された場合、試験範囲取得部２１８は、指定されたテストパターンのアドレス３１４から指定されたカウントの範囲のテストパターンを試験範囲として取得してもよい。なお、テストパターンのアドレス３１４、テストパターンのアドレスの範囲、並びにテストパターンのアドレス３１４及びカウントの範囲のいずれもが指定されない場合には、試験範囲取得部２１８は、パターンプログラム３００の全てのテストパターンを試験範囲として取得してもよい。
そして、命令単純化部２２０は、テストプログラム１１０のうちの、試験範囲取得部２１８が取得した試験範囲以外の範囲である非試験範囲に含まれる命令である非試験範囲命令のうち、被試験デバイス２０２の設定を行うための命令である設定命令３０８以外の命令である非設定命令を単純化する。例えば、命令単純化部２２０は、非設定命令であるパターン生成命令３１０及びパターン比較命令３１２を単純化し、簡易な命令に変換する。そして、テスタライブラリ２１４は、試験範囲取得部２１８が取得した試験範囲に含まれる命令である試験範囲命令、非試験範囲命令のうちの設定命令３０８、並びに非試験範囲命令のうち命令単純化部２２０によって単純化された非設定命令を実行し、テストモジュール２０６を動作させる。また、命令単純化部２２０は、非設定命令の単純化の他の例として、非設定命令をテスタライブラリ２１４によって実行されない命令として設定してもよい。そして、テスタライブラリ２１４は、試験範囲命令及び設定命令を実行し、非設定命令を実行しなくてもよい。
以上のように、ユーザから取得した試験範囲以外の命令を単純化することによって、ユーザによって指定された試験範囲を短時間で試験することができる。さらに、ユーザから取得した試験範囲以外の命令のうちで、被試験デバイス２０２のレジスタ値等の設定命令を単純化せずに行うことにより、テストプログラム１１０の一部分を試験範囲とする場合であっても、テストプログラム１１０の全てについて試験する場合と同様の環境で被試験デバイス２０２を動作させることができるので、テストプログラム１１０を正確に試験することができる。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１００ テストプログラムデバッグ装置
１０２ 半導体試験装置シミュレータ
１０４ 被試験デバイスシミュレータ
１０６ エミュレータ制御部
１０８ テストモジュールエミュレータ
１１０ テストプログラム
１１２ アプリケーションプログラム
１１４ 言語解析実行部
１１６ テスタライブラリ
１１８ テスタバスエミュレータ
１２０ 検証範囲取得部
１２２ 命令単純化部
１２４ 仮想テスタバス
１２６ 仮想レジスタ
１２８ 仮想メモリ
１３０ 仮想試験実行部
１３６ 試験結果解析判定部
１３８ 出力パターンテーブル
２００ 半導体試験装置
２０２ 被試験デバイス
２０４ テストモジュール制御部
２０６ テストモジュール
２１０ アプリケーションプログラム
２１２ 言語解析実行部
２１４ テスタライブラリ
２１６ テスタバスドライバ
２１８ 試験範囲取得部
２２０ 命令単純化部
２２２ テスタバス
２２４ レジスタ
２２６ メモリ
２２８ 試験実行部
３００ パターンプログラム
３０２ テスト番号
３０４ 試験条件命令群
３０６ 測定命令群
３０８ 設定命令
３１０ パターン生成命令
３１２ パターン比較命令
３１４ テストパターンのアドレス
３１６ パターンデータ

Claims (9)

  1. 半導体試験装置用のテストプログラムのデバッグを行うテストプログラムデバッグ装置であって、
    被試験デバイスをシミュレートする被試験デバイスシミュレータと、
    前記テストプログラムを実行して前記半導体試験装置をシミュレートし、前記被試験デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレータと
    を備え、
    前記半導体試験装置シミュレータは、
    前記テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、
    前記テストプログラムのうちの前記検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、前記被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、
    前記検証範囲に含まれる検証範囲命令、前記設定命令、及び前記命令単純化部によって単純化された前記非設定命令を実行する命令実行部と
    を有するテストプログラムデバッグ装置。
  2. 前記非設定命令は、前記非設定命令として、前記テストパターンの生成を行うためのパターン生成命令、及び前記テストパターンに対して前記被試験デバイスシミュレータから出力された出力パターンを期待値と比較するパターン比較命令を含み、
    前記命令単純化部は、前記パターン生成命令及び前記パターン比較命令を単純化し、
    前記命令実行部は、前記検証範囲命令及び前記設定命令、並びに前記単純化された前記パターン生成命令及び前記パターン比較命令を実行する請求項１に記載のテストプログラムデバッグ装置。
  3. 前記命令単純化部は、前記非設定命令を前記命令実行部によって実行されない命令として設定し、
    前記命令実行部は、前記検証範囲命令及び前記設定命令を実行し、前記非設定命令を実行しない請求項１に記載のテストプログラムデバッグ装置。
  4. 半導体試験装置用のテストプログラムのデバッグを行うテストプログラムデバッグ装置であって、
    被試験デバイスをシミュレートする被試験デバイスシミュレータと、
    前記テストプログラムを実行して前記半導体試験装置をシミュレートし、前記被試験デバイスシミュレータにテストパターンの受け渡しを行う半導体試験装置シミュレータと
    を備え、
    前記半導体試験装置シミュレータは、前記テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得し、
    前記被試験デバイスシミュレータは、前記テストプログラムのうちの前記検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、前記被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令に基づくシミュレートを単純化して実行するテストプログラムデバッグ装置。
  5. 前記被試験デバイスシミュレータは、前記半導体試験装置シミュレータから供給された前記テストパターンに対する出力パターンを予め保持しており、前記非設定命令に基づく前記半導体試験装置シミュレータからの前記テストパターンに対して、予め保持している前記出力パターンを出力する請求項４に記載のテストプログラムデバッグ装置。
  6. テストプログラムを実行することにより被試験デバイスを試験する半導体試験装置であって、
    前記テストプログラムのうちの前記被試験デバイスの試験に用いるべき命令の範囲である試験範囲を取得する試験範囲取得部と、
    前記テストプログラムのうちの前記試験範囲以外の範囲である非試験範囲に含まれる非試験範囲命令のうち、前記被試験デバイスの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、
    前記試験範囲に含まれる試験範囲命令、前記設定命令、及び前記命令単純化部によって単純化された前記非設定命令を実行する命令実行部と
    を備える半導体試験装置。
  7. 前記非設定命令は、前記非設定命令として、テストパターンの生成を行うためのパターン生成命令、及び前記テストパターンに対して前記被試験デバイスから出力されたテストパターンを期待値と比較するパターン比較命令を含み、
    前記命令単純化部は、前記パターン生成命令及び前記パターン比較命令を単純化し、
    前記命令実行部は、前記試験範囲命令及び前記設定命令、並びに前記単純化された前記パターン生成命令及び前記パターン比較命令を実行する請求項６に記載の半導体試験装置。
  8. 被試験デバイスをシミュレートする被試験デバイスシミュレータと、半導体試験装置用のテストプログラムを実行して前記半導体試験装置をシミュレートし、前記被試験デバイスシミュレータにテストパターンを供給する半導体試験装置シミュレータとを備えるテストプログラムデバッグ装置によるテストプログラムデバッグ方法であって、
    前記テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する段階と、
    前記テストプログラムのうちの前記検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、前記被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する段階と、
    前記検証範囲に含まれる検証範囲命令、前記設定命令、及び単純化された前記非設定命令を実行する段階と
    を備えるテストプログラムデバッグ方法。
  9. テストプログラムを実行することにより被試験デバイスを試験する試験方法であって、
    前記テストプログラムのうちの前記被試験デバイスの試験に用いるべき命令の範囲である試験範囲を取得する段階と、
    前記テストプログラムのうちの前記試験範囲以外の範囲である非試験範囲に含まれる非試験範囲命令のうち、前記被試験デバイスの設定を行うための設定命令以外の非設定命令を単純化する段階と、
    前記試験範囲に含まれる試験範囲命令、前記設定命令、及び単純化された前記非設定命令を実行する段階と
    を備える試験方法。
JP2010043436A 2003-10-07 2010-02-26 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 Pending JP2010146592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010043436A JP2010146592A (ja) 2003-10-07 2010-02-26 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003348617 2003-10-07
JP2010043436A JP2010146592A (ja) 2003-10-07 2010-02-26 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005514571A Division JPWO2005036402A1 (ja) 2003-10-07 2004-10-05 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法

Publications (1)

Publication Number Publication Date
JP2010146592A true JP2010146592A (ja) 2010-07-01

Family

ID=34430970

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005514571A Pending JPWO2005036402A1 (ja) 2003-10-07 2004-10-05 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
JP2010043436A Pending JP2010146592A (ja) 2003-10-07 2010-02-26 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005514571A Pending JPWO2005036402A1 (ja) 2003-10-07 2004-10-05 テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法

Country Status (7)

Country Link
US (1) US7269773B2 (ja)
EP (1) EP1672508A4 (ja)
JP (2) JPWO2005036402A1 (ja)
KR (1) KR20060108662A (ja)
CN (1) CN100412811C (ja)
TW (1) TWI334489B (ja)
WO (1) WO2005036402A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US8874425B2 (en) 2007-03-22 2014-10-28 The Invention Science Fund I, Llc Implementing performance-dependent transfer or execution decisions from service emulation indications
US9558019B2 (en) 2007-03-22 2017-01-31 Invention Science Fund I, Llc Coordinating instances of a thread or other service in emulation
US9378108B2 (en) * 2007-03-22 2016-06-28 Invention Science Fund I, Llc Implementing performance-dependent transfer or execution decisions from service emulation indications
US8438609B2 (en) 2007-03-22 2013-05-07 The Invention Science Fund I, Llc Resource authorizations dependent on emulation environment isolation policies
US8495708B2 (en) * 2007-03-22 2013-07-23 The Invention Science Fund I, Llc Resource authorizations dependent on emulation environment isolation policies
WO2008120389A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited メモリテスト回路、半導体集積回路およびメモリテスト方法
US20090119542A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
US20090119084A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
US8132052B2 (en) * 2008-06-12 2012-03-06 Csr Technology Inc. System and method for locating a fault on a device under test
US7984353B2 (en) * 2008-08-29 2011-07-19 Advantest Corporation Test apparatus, test vector generate unit, test method, program, and recording medium
WO2011001462A1 (ja) * 2009-06-29 2011-01-06 株式会社アドバンテスト 試験装置
CN102006183A (zh) * 2010-11-12 2011-04-06 百度在线网络技术（北京）有限公司 一种用于基于配置参数配置网络设备的方法与配置设备
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
CN203117963U (zh) * 2012-12-17 2013-08-07 新唐科技股份有限公司 提供图形化接脚接口的调试系统与装置
US20170023920A1 (en) * 2014-03-10 2017-01-26 Mhwirth As Improved method for testing a control system
US11513781B2 (en) * 2020-08-07 2022-11-29 International Business Machines Corporation Simulating container deployment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749797A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp プログラム作成装置
JP2001051025A (ja) * 1999-08-12 2001-02-23 Advantest Corp 半導体試験用プログラムデバッグ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959047A (en) * 1974-09-30 1976-05-25 International Business Machines Corporation Method for constructing a rom for redundancy and other applications
US5206582A (en) * 1988-05-18 1993-04-27 Hewlett-Packard Company Control system for automated parametric test equipment
DE19650293C1 (de) * 1996-12-04 1998-04-09 Siemens Ag Verfahren zum Testen von Systemkomponenten eines objektorientierten Programms
JPH119797A (ja) * 1997-06-24 1999-01-19 Toyomaru Sangyo Kk 遊技機用制御装置
US6167545A (en) * 1998-03-19 2000-12-26 Xilinx, Inc. Self-adaptive test program
DE10036387A1 (de) * 1999-08-16 2001-03-01 Advantest Corp Halbleitertestprogramm-Diagnosevorrichtung
US6434503B1 (en) * 1999-12-30 2002-08-13 Infineon Technologies Richmond, Lp Automated creation of specific test programs from complex test programs
US7047463B1 (en) * 2003-08-15 2006-05-16 Inovys Corporation Method and system for automatically determining a testing order when executing a test flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749797A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp プログラム作成装置
JP2001051025A (ja) * 1999-08-12 2001-02-23 Advantest Corp 半導体試験用プログラムデバッグ装置

Also Published As

Publication number Publication date
CN1864143A (zh) 2006-11-15
CN100412811C (zh) 2008-08-20
WO2005036402A1 (ja) 2005-04-21
TWI334489B (en) 2010-12-11
US7269773B2 (en) 2007-09-11
US20060248390A1 (en) 2006-11-02
JPWO2005036402A1 (ja) 2007-11-22
TW200513660A (en) 2005-04-16
KR20060108662A (ko) 2006-10-18
EP1672508A1 (en) 2006-06-21
EP1672508A4 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
JP2010146592A (ja) テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
CN107463473B (zh) 基于uvm和fpga的芯片软硬件仿真环境
JP3942765B2 (ja) 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置
JP3383562B2 (ja) 半導体試験装置
US20040210798A1 (en) Test emulator, test module emulator, and record medium storing program therein
JP2009116876A (ja) 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116878A (ja) 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP4959941B2 (ja) ソフトウェアの双方向プロービング
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
CN117787155B (zh) 一种芯片可测性代码动态仿真测试系统及测试方法
CA2176748A1 (en) Atg test station
US7313729B2 (en) Low-cost debugging system with a ROM or RAM emulator
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
JP4574894B2 (ja) 半導体試験用プログラムデバッグ装置
JP2011248597A (ja) テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法
US6718498B2 (en) Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
El-Kharashy et al. A novel assertions-based code coverage automatic cad tool
US20230315598A1 (en) Automatic Functional Test Pattern Generation based on DUT Reference Model and Unique Scripts
Steininger et al. Built-in fault injectors-the logical continuation of bist?
US6961887B1 (en) Streamlined LASAR-to-L200 post-processing for CASS
Kirkland et al. Chip Behavior Realities Detected by Using Actual Automatic Test Equipment for Simulations
Widhalm et al. A common platform for bridging pre-and post-silicon verification in mixed-signal designs
Tuna et al. STESI: a new software-based strategy for testing socs containing wrapped IP cores

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312