JP2002243803A - 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム - Google Patents
半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラムInfo
- Publication number
- JP2002243803A JP2002243803A JP2001042301A JP2001042301A JP2002243803A JP 2002243803 A JP2002243803 A JP 2002243803A JP 2001042301 A JP2001042301 A JP 2001042301A JP 2001042301 A JP2001042301 A JP 2001042301A JP 2002243803 A JP2002243803 A JP 2002243803A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- program
- main body
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 より低コスト及び短時間で試験プログラムの
デバッグを行う。 【解決手段】 試験管理装置１と該試験管理装置１から
転送された半導体集積回路試験用プログラム２ｃに基づ
いて半導体集積回路の試験を実行する本体２とからなる
半導体集積回路試験装置における上記半導体集積回路試
験用プログラム２ｃのデバッグ方法であって、本体２の
動作をシミュレートする本体シミュレーション部１ｄを
試験管理装置１内に設け、この本体シミュレーション部
１ｄを半導体集積回路試験用プログラム２ｃに基づいて
動作させることにより当該半導体集積回路試験用プログ
ラム２ｃをデバッグする。
デバッグを行う。 【解決手段】 試験管理装置１と該試験管理装置１から
転送された半導体集積回路試験用プログラム２ｃに基づ
いて半導体集積回路の試験を実行する本体２とからなる
半導体集積回路試験装置における上記半導体集積回路試
験用プログラム２ｃのデバッグ方法であって、本体２の
動作をシミュレートする本体シミュレーション部１ｄを
試験管理装置１内に設け、この本体シミュレーション部
１ｄを半導体集積回路試験用プログラム２ｃに基づいて
動作させることにより当該半導体集積回路試験用プログ
ラム２ｃをデバッグする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路試
験用プログラムのデバッグ方法及び装置並びに半導体集
積回路試験用プログラムのデバッグプログラムに関す
る。
験用プログラムのデバッグ方法及び装置並びに半導体集
積回路試験用プログラムのデバッグプログラムに関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】周知の
ように、半導体集積回路試験装置は、各種半導体集積回
路の動作特性を試験する装置である。この半導体集積回
路試験装置は、テストボード上に実装された半導体集積
回路の各端子にテストパターン（試験用入力信号）をそ
れぞれ入力すると共に、各端子からテストパターンに応
じて出力された出力パターンのタイミングやレベル等を
評価することにより、半導体集積回路の動作が正常であ
るか否かを試験するものである。半導体集積回路試験装
置は、例えば試験管理装置（エンジニアリング・ワーク
ステーション等の汎用コンピュータ）と該試験管理装置
から転送された半導体集積回路試験用プログラム（以
下、単に試験プログラムという。）に基づいて半導体集
積回路の試験を実行する本体とから構成されている。
ように、半導体集積回路試験装置は、各種半導体集積回
路の動作特性を試験する装置である。この半導体集積回
路試験装置は、テストボード上に実装された半導体集積
回路の各端子にテストパターン（試験用入力信号）をそ
れぞれ入力すると共に、各端子からテストパターンに応
じて出力された出力パターンのタイミングやレベル等を
評価することにより、半導体集積回路の動作が正常であ
るか否かを試験するものである。半導体集積回路試験装
置は、例えば試験管理装置（エンジニアリング・ワーク
ステーション等の汎用コンピュータ）と該試験管理装置
から転送された半導体集積回路試験用プログラム（以
下、単に試験プログラムという。）に基づいて半導体集
積回路の試験を実行する本体とから構成されている。
【０００３】このような半導体集積回路試験装置におい
て、上記試験プログラムのデバッグは、試験プログラム
に基づいて実際に本体を動作させることにより不備な箇
所を修正することによって行われている。すなわち、試
験プログラムのデバッグには実機としての本体が必要で
あり、試験管理装置のみで試験プログラムのデバッグを
行うことはできなかった。本体を実際に動作させるた
め、デバッグのための準備とデバッグ作業自体に時間を
要すると共に多大なコストが掛かるという問題がある。
て、上記試験プログラムのデバッグは、試験プログラム
に基づいて実際に本体を動作させることにより不備な箇
所を修正することによって行われている。すなわち、試
験プログラムのデバッグには実機としての本体が必要で
あり、試験管理装置のみで試験プログラムのデバッグを
行うことはできなかった。本体を実際に動作させるた
め、デバッグのための準備とデバッグ作業自体に時間を
要すると共に多大なコストが掛かるという問題がある。
【０００４】本発明は、上述する問題点に鑑みてなされ
たもので、より低コスト及び短時間で試験プログラムの
デバッグを行うことを目的とするものである。
たもので、より低コスト及び短時間で試験プログラムの
デバッグを行うことを目的とするものである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、半導体集積回路試験用プログラムのデバッグ方法に
係わる第１の手段として、試験管理装置と、該試験管理
装置から転送された半導体集積回路試験用プログラムに
基づいて半導体集積回路の試験を実行する本体とからな
る半導体集積回路試験装置における前記半導体集積回路
試験用プログラムのデバッグ方法であって、本体の動作
をシミュレートする本体シミュレーション部を試験管理
装置内に設け、この本体シミュレーション部を半導体集
積回路試験用プログラムに基づいて動作させることによ
り当該半導体集積回路試験用プログラムをデバッグする
という手段を採用する。
に、半導体集積回路試験用プログラムのデバッグ方法に
係わる第１の手段として、試験管理装置と、該試験管理
装置から転送された半導体集積回路試験用プログラムに
基づいて半導体集積回路の試験を実行する本体とからな
る半導体集積回路試験装置における前記半導体集積回路
試験用プログラムのデバッグ方法であって、本体の動作
をシミュレートする本体シミュレーション部を試験管理
装置内に設け、この本体シミュレーション部を半導体集
積回路試験用プログラムに基づいて動作させることによ
り当該半導体集積回路試験用プログラムをデバッグする
という手段を採用する。
【０００６】半導体集積回路試験用プログラムのデバッ
グ方法に係わる第２の手段として、上記第１の手段にお
いて、本体シミュレーション部は、半導体集積回路試験
用プログラムに基づいて本体を制御する演算部の処理動
作をシミュレートするものであるという手段を採用す
る。
グ方法に係わる第２の手段として、上記第１の手段にお
いて、本体シミュレーション部は、半導体集積回路試験
用プログラムに基づいて本体を制御する演算部の処理動
作をシミュレートするものであるという手段を採用す
る。
【０００７】半導体集積回路試験用プログラムのデバッ
グ装置に係わる第１の手段として、試験管理装置と、該
試験管理装置から転送された半導体集積回路試験用プロ
グラムに基づいて半導体集積回路の試験を実行する本体
とからなる半導体集積回路試験装置における前記半導体
集積回路試験用プログラムのデバッグ装置であって、試
験管理装置内に設けられ、本体の動作をシミュレートす
る本体シミュレーション部と、同じく前記試験管理装置
内に設けられ、該本体シミュレーション部を半導体集積
回路試験用プログラムに基づいて動作させると共に、こ
の動作結果を評価する演算部とを具備するという手段を
採用する。
グ装置に係わる第１の手段として、試験管理装置と、該
試験管理装置から転送された半導体集積回路試験用プロ
グラムに基づいて半導体集積回路の試験を実行する本体
とからなる半導体集積回路試験装置における前記半導体
集積回路試験用プログラムのデバッグ装置であって、試
験管理装置内に設けられ、本体の動作をシミュレートす
る本体シミュレーション部と、同じく前記試験管理装置
内に設けられ、該本体シミュレーション部を半導体集積
回路試験用プログラムに基づいて動作させると共に、こ
の動作結果を評価する演算部とを具備するという手段を
採用する。
【０００８】半導体集積回路試験用プログラムのデバッ
グ装置に係わる第２の手段として、上記第１の手段にお
いて、本体シミュレーション部は、半導体集積回路試験
用プログラムに基づいて本体を制御する演算部の処理動
作をシミュレートするものであるという手段を採用す
る。
グ装置に係わる第２の手段として、上記第１の手段にお
いて、本体シミュレーション部は、半導体集積回路試験
用プログラムに基づいて本体を制御する演算部の処理動
作をシミュレートするものであるという手段を採用す
る。
【０００９】半導体集積回路試験用プログラムのデバッ
グプログラムに係わる第１の手段として、試験管理装置
と該試験管理装置から転送された半導体集積回路試験用
プログラムに基づいて半導体集積回路の試験を実行する
本体とからなる半導体集積回路試験装置における前記半
導体集積回路試験用プログラムのデバッグプログラムで
あって、デバッグプログラムは、試験管理装置の記憶部
内に本体の動作をシミュレートする本体シミュレーショ
ン部を構築し、この本体シミュレーション部を半導体集
積回路試験用プログラムに基づいて動作させることによ
り当該半導体集積回路試験用プログラムを評価するとい
う手段を採用する。
グプログラムに係わる第１の手段として、試験管理装置
と該試験管理装置から転送された半導体集積回路試験用
プログラムに基づいて半導体集積回路の試験を実行する
本体とからなる半導体集積回路試験装置における前記半
導体集積回路試験用プログラムのデバッグプログラムで
あって、デバッグプログラムは、試験管理装置の記憶部
内に本体の動作をシミュレートする本体シミュレーショ
ン部を構築し、この本体シミュレーション部を半導体集
積回路試験用プログラムに基づいて動作させることによ
り当該半導体集積回路試験用プログラムを評価するとい
う手段を採用する。
【００１０】半導体集積回路試験用プログラムのデバッ
グプログラムに係わる第２の手段として、上記第１の手
段において、本体シミュレーション部は、半導体集積回
路試験用プログラムに基づいて本体を制御する演算部の
処理動作をシミュレートするものであるという手段を採
用する。
グプログラムに係わる第２の手段として、上記第１の手
段において、本体シミュレーション部は、半導体集積回
路試験用プログラムに基づいて本体を制御する演算部の
処理動作をシミュレートするものであるという手段を採
用する。
【００１１】
【発明の実施の形態】以下、図面を参照して、本発明に
係わる半導体集積回路試験用プログラムのデバッグ方法
及び装置並びに半導体集積回路試験用プログラムのデバ
ッグプログラムの一実施形態について説明する。
係わる半導体集積回路試験用プログラムのデバッグ方法
及び装置並びに半導体集積回路試験用プログラムのデバ
ッグプログラムの一実施形態について説明する。
【００１２】図１は、本実施形態が適用される半導体集
積回路試験装置の要部機能構成及び当該半導体集積回路
試験装置内に設けられた半導体集積回路試験用プログラ
ムのデバッグ装置の機能構成を示すブロック図である。
この図において、符号１は試験管理装置、２は半導体集
積回路試験装置の本体である。試験管理装置１は、演算
部１ａと記憶部１ｂとから構成され、この記憶部１ｂ内
には試験プログラム１ｃ、本体シミュレーション部１ｄ
及びデバッグプログラム１ｅが格納されている。一方、
本体２は、演算部２ａと記憶部２ｂとから構成され、こ
の記憶部２ｂ内には試験プログラム２ｃが格納されてい
る。ここで、上記試験管理装置１は、本実施形態におけ
るデバッグ装置を構成するものである。
積回路試験装置の要部機能構成及び当該半導体集積回路
試験装置内に設けられた半導体集積回路試験用プログラ
ムのデバッグ装置の機能構成を示すブロック図である。
この図において、符号１は試験管理装置、２は半導体集
積回路試験装置の本体である。試験管理装置１は、演算
部１ａと記憶部１ｂとから構成され、この記憶部１ｂ内
には試験プログラム１ｃ、本体シミュレーション部１ｄ
及びデバッグプログラム１ｅが格納されている。一方、
本体２は、演算部２ａと記憶部２ｂとから構成され、こ
の記憶部２ｂ内には試験プログラム２ｃが格納されてい
る。ここで、上記試験管理装置１は、本実施形態におけ
るデバッグ装置を構成するものである。
【００１３】試験管理装置１における演算部１ａは、デ
バッグプログラム１ｅに基づいて試験プログラム１ｃを
デバッグ処理するものである。記憶部１ｂは、ハードデ
ィスク装置等の外部記憶装置である。試験プログラム１
ｃは、本体２における半導体集積回路の試験手順を指示
すプログラムである。本体シミュレーション部１ｄは、
上記デバッグプログラム１ｅに基づいて記憶部１ｂ内に
構築されるものであり、本体２の動作、具体的には演算
部２ａの処理動作を忠実にシミュレートするものであ
る。デバッグプログラム１ｅは、演算部１ａによる試験
プログラム１ｃのデバッグ手順を示すプログラムであ
る。
バッグプログラム１ｅに基づいて試験プログラム１ｃを
デバッグ処理するものである。記憶部１ｂは、ハードデ
ィスク装置等の外部記憶装置である。試験プログラム１
ｃは、本体２における半導体集積回路の試験手順を指示
すプログラムである。本体シミュレーション部１ｄは、
上記デバッグプログラム１ｅに基づいて記憶部１ｂ内に
構築されるものであり、本体２の動作、具体的には演算
部２ａの処理動作を忠実にシミュレートするものであ
る。デバッグプログラム１ｅは、演算部１ａによる試験
プログラム１ｃのデバッグ手順を示すプログラムであ
る。
【００１４】一方、演算部２ａと記憶部２ｂとは、本体
２における制御部を構成するものである。演算部２ａ
は、当該本体２上に実装された半導体集積回路の試験を
実行するために、試験プログラム２ｃに基づいて図示し
ない本体２の各部を制御するものである。記憶部２ｂ
は、試験管理装置１から転送された上記試験プログラム
２ｃを格納するものである。試験プログラム２ｃは、試
験管理装置１の試験プログラム１ｃを本体２の演算部２
ａが解読できるようにコード変換したものであり、その
実質的な処理内容は試験プログラム１ｃと同等である。
２における制御部を構成するものである。演算部２ａ
は、当該本体２上に実装された半導体集積回路の試験を
実行するために、試験プログラム２ｃに基づいて図示し
ない本体２の各部を制御するものである。記憶部２ｂ
は、試験管理装置１から転送された上記試験プログラム
２ｃを格納するものである。試験プログラム２ｃは、試
験管理装置１の試験プログラム１ｃを本体２の演算部２
ａが解読できるようにコード変換したものであり、その
実質的な処理内容は試験プログラム１ｃと同等である。
【００１５】次に、このように構成された半導体集積回
路試験装置及びデバッグ装置の動作について詳しく説明
する。
路試験装置及びデバッグ装置の動作について詳しく説明
する。
【００１６】 まず最初に、本体２に搭載された半導体
集積回路を試験する場合、試験管理装置１は、試験プロ
グラム１ｃを演算部２ａが解読できるようにコード変換
し、試験プログラム２ｃとして本体２に転送する。本体
２の演算部２ａは、この試験プログラム２ｃを記憶部２
ｂに格納させ、該記憶部２ｂに格納された試験プログラ
ム２ｃを実行することにより半導体集積回路を試験す
る。
集積回路を試験する場合、試験管理装置１は、試験プロ
グラム１ｃを演算部２ａが解読できるようにコード変換
し、試験プログラム２ｃとして本体２に転送する。本体
２の演算部２ａは、この試験プログラム２ｃを記憶部２
ｂに格納させ、該記憶部２ｂに格納された試験プログラ
ム２ｃを実行することにより半導体集積回路を試験す
る。
【００１７】 このような半導体集積回路の実際の試験
に先立って作成された試験プログラム１ｃは、デバッグ
プログラム１ｅに基づく演算部１ａの演算処理によって
以下のようにデバッグされる。すなわち、デバッグプロ
グラム１ｅが起動されると、演算部１ａは、記憶部１ｂ
内に本体シミュレーション部１ｄを構築する。この本体
シミュレーション部１ｄは、上述したように実機である
本体１の演算部２ａの試験プログラム２ｃに基づく動作
を忠実にシミュレートするものである。
に先立って作成された試験プログラム１ｃは、デバッグ
プログラム１ｅに基づく演算部１ａの演算処理によって
以下のようにデバッグされる。すなわち、デバッグプロ
グラム１ｅが起動されると、演算部１ａは、記憶部１ｂ
内に本体シミュレーション部１ｄを構築する。この本体
シミュレーション部１ｄは、上述したように実機である
本体１の演算部２ａの試験プログラム２ｃに基づく動作
を忠実にシミュレートするものである。
【００１８】演算部１ａは、試験プログラム１ｃをコー
ド変換したもの（試験プログラム２ｃと同一のプログラ
ム）を用いて上記本体シミュレーション部１ｄを動作さ
せることにより、当該本体シミュレーション部１ｄを本
体１の代替として試験プログラム１ｃをデバッグ処理す
る。すなわち、演算部１ａは、本体シミュレーション部
１ｄに試験プログラム１ｃを先頭行から順次実行させ、
その演算結果を順次確認する。そして、この演算結果に
異常を発見すると、当該異常の発生を表示装置等に表示
する。
ド変換したもの（試験プログラム２ｃと同一のプログラ
ム）を用いて上記本体シミュレーション部１ｄを動作さ
せることにより、当該本体シミュレーション部１ｄを本
体１の代替として試験プログラム１ｃをデバッグ処理す
る。すなわち、演算部１ａは、本体シミュレーション部
１ｄに試験プログラム１ｃを先頭行から順次実行させ、
その演算結果を順次確認する。そして、この演算結果に
異常を発見すると、当該異常の発生を表示装置等に表示
する。
【００１９】本実施形態によれば、試験管理装置１内に
本体シミュレーション部１ｄを構築することにより、実
機としての本体２を必要とすることなく試験管理装置１
のみによって試験プログラム１ｃのデバッグを行うこと
ができる。したがって、低コストかつ短時間で試験プロ
グラム１ｃのデバッグを行うことができる。また、本体
シミュレーション部１ｄは、本体２の全体動作ではな
く、これを制御する演算部２ａの処理動作のみをシミュ
レートするものなので、比較的構成が簡単であり、記憶
部１ｂ内に構築する場合に大きな記憶容量を必要としな
い。
本体シミュレーション部１ｄを構築することにより、実
機としての本体２を必要とすることなく試験管理装置１
のみによって試験プログラム１ｃのデバッグを行うこと
ができる。したがって、低コストかつ短時間で試験プロ
グラム１ｃのデバッグを行うことができる。また、本体
シミュレーション部１ｄは、本体２の全体動作ではな
く、これを制御する演算部２ａの処理動作のみをシミュ
レートするものなので、比較的構成が簡単であり、記憶
部１ｂ内に構築する場合に大きな記憶容量を必要としな
い。
【００２０】なお、上記実施形態では、本体シミュレー
ション部１ｄをソフトウエアとして記憶部１ｂ内に構築
したが、本願発明はこれに限定されるものではない。す
なわち、本体シミュレーション部１ｄをハードウエアと
して試験管理装置１内に増設するようにしても良い。
ション部１ｄをソフトウエアとして記憶部１ｂ内に構築
したが、本願発明はこれに限定されるものではない。す
なわち、本体シミュレーション部１ｄをハードウエアと
して試験管理装置１内に増設するようにしても良い。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
本体の動作をシミュレートする本体シミュレーション部
を試験管理装置内に設け、この本体シミュレーション部
を半導体集積回路試験用プログラムに基づいて動作させ
ることにより当該半導体集積回路試験用プログラムをデ
バッグするので、本体を用いることなく半導体集積回路
試験用プログラムのデバッグを行うことが可能である。
したがって、半導体集積回路試験用プログラムのデバッ
グに関するコストを低減することが可能となると共に、
半導体集積回路試験用プログラムを短時間でデバッグす
ることが可能となる。
本体の動作をシミュレートする本体シミュレーション部
を試験管理装置内に設け、この本体シミュレーション部
を半導体集積回路試験用プログラムに基づいて動作させ
ることにより当該半導体集積回路試験用プログラムをデ
バッグするので、本体を用いることなく半導体集積回路
試験用プログラムのデバッグを行うことが可能である。
したがって、半導体集積回路試験用プログラムのデバッ
グに関するコストを低減することが可能となると共に、
半導体集積回路試験用プログラムを短時間でデバッグす
ることが可能となる。
【図１】 本発明の一実施形態が適用される半導体集積
回路試験装置の要部機能構成及び当該半導体集積回路試
験装置内に設けられた半導体集積回路試験用プログラム
のデバッグ装置の機能構成を示すブロック図である。
回路試験装置の要部機能構成及び当該半導体集積回路試
験装置内に設けられた半導体集積回路試験用プログラム
のデバッグ装置の機能構成を示すブロック図である。
１……試験管理装置 １ａ……演算部 １ｂ……記憶部 １ｃ……試験プログラム １ｄ……本体シミュレーション部 １ｅ……デバッグプログラム ２……本体 ２ａ……演算部 ２ｂ……記憶部 ２ｃ……試験用プログラム（試験プログラム１ｃをコー
ド変換したもの）
ド変換したもの）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０１Ｒ 31/28 Ｆ
Claims (6)
- 【請求項１】 試験管理装置（１）と、該試験管理装
置（１）から転送された半導体集積回路試験用プログラ
ム（２ｃ）に基づいて半導体集積回路の試験を実行する
本体（２）とからなる半導体集積回路試験装置における
前記半導体集積回路試験用プログラム（２ｃ）のデバッ
グ方法であって、 前記本体（２）の動作をシミュレートする本体シミュレ
ーション部（１ｄ）を試験管理装置（１）内に設け、こ
の本体シミュレーション部（１ｄ）を半導体集積回路試
験用プログラム（２ｃ）に基づいて動作させることによ
り当該半導体集積回路試験用プログラムをデバッグす
る、ことを特徴とする半導体集積回路試験用プログラム
のデバッグ方法。 - 【請求項２】 本体シミュレーション部（１ｄ）は、
半導体集積回路試験用プログラム（２ｃ）に基づいて本
体（２）を制御する演算部（２ａ）の処理動作をシミュ
レートするものである、ことを特徴とする請求項１記載
の半導体集積回路試験用プログラムのデバッグ方法。 - 【請求項３】 試験管理装置（１）と、該試験管理装
置（１）から転送された半導体集積回路試験用プログラ
ム（２ｃ）に基づいて半導体集積回路の試験を実行する
本体（２）とからなる半導体集積回路試験装置における
前記半導体集積回路試験用プログラム（２ｃ）のデバッ
グ装置であって、 前記試験管理装置（１）内に設けられ、前記本体（２）
の動作をシミュレートする本体シミュレーション部（１
ｄ）と、 同じく前記試験管理装置（１）内に設けられ、該本体シ
ミュレーション部（１ｄ）を半導体集積回路試験用プロ
グラム（２ｃ）に基づいて動作させると共に、この動作
結果を評価する演算部（１ａ）とを具備する、ことを特
徴とする半導体集積回路試験用プログラムのデバッグ装
置。 - 【請求項４】 本体シミュレーション部（１ｄ）は、
半導体集積回路試験用プログラム（２ｃ）に基づいて本
体（２）を制御する演算部（２ａ）の処理動作をシミュ
レートするものである、ことを特徴とする請求項３記載
の半導体集積回路試験用プログラムのデバッグ装置。 - 【請求項５】 試験管理装置（１）と該試験管理装置
（１）から転送された半導体集積回路試験用プログラム
（２ｃ）に基づいて半導体集積回路の試験を実行する本
体（２）とからなる半導体集積回路試験装置における前
記半導体集積回路試験用プログラム（２ｃ）のデバッグ
プログラムであって、 前記デバッグプログラムは、試験管理装置（１）の記憶
部（１ｂ）内に本体（２）の動作をシミュレートする本
体シミュレーション部（１ｄ）を構築し、この本体シミ
ュレーション部（１ｄ）を半導体集積回路試験用プログ
ラム（２ｃ）に基づいて動作させることにより当該半導
体集積回路試験用プログラムを評価する、ことを特徴と
する半導体集積回路試験用プログラムのデバッグプログ
ラム。 - 【請求項６】 本体シミュレーション部（１ｄ）は、
半導体集積回路試験用プログラム（２ｃ）に基づいて本
体（２）を制御する演算部（２ａ）の処理動作をシミュ
レートするものである、ことを特徴とする請求項５記載
の半導体集積回路試験用プログラムのデバッグプログラ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001042301A JP2002243803A (ja) | 2001-02-19 | 2001-02-19 | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001042301A JP2002243803A (ja) | 2001-02-19 | 2001-02-19 | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002243803A true JP2002243803A (ja) | 2002-08-28 |
Family
ID=18904621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001042301A Withdrawn JP2002243803A (ja) | 2001-02-19 | 2001-02-19 | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002243803A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007278714A (ja) * | 2006-04-03 | 2007-10-25 | Yokogawa Electric Corp | Ｉｃテスタ |
| CN110321292A (zh) * | 2019-08-12 | 2019-10-11 | 上海燧原智能科技有限公司 | 芯片测试方法、装置、电子设备及计算机可读存储介质 |
-
2001
- 2001-02-19 JP JP2001042301A patent/JP2002243803A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007278714A (ja) * | 2006-04-03 | 2007-10-25 | Yokogawa Electric Corp | Ｉｃテスタ |
| CN110321292A (zh) * | 2019-08-12 | 2019-10-11 | 上海燧原智能科技有限公司 | 芯片测试方法、装置、电子设备及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3942765B2 (ja) | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 | |
| CN106599343B (zh) | 一种提高仿真效率的soc系统验证方法和装置 | |
| JP2010146592A (ja) | テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 | |
| JP4959941B2 (ja) | ソフトウェアの双方向プロービング | |
| JP4574894B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| JP4213306B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| US6038520A (en) | Method and apparatus for application's specific testing of assembled circuits | |
| US6718498B2 (en) | Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
| JP4132499B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| KR20020088390A (ko) | 반도체 집적 회로용 디버깅 시스템 | |
| JP2004348596A (ja) | Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム | |
| JP2003222659A (ja) | 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム | |
| JP4149047B2 (ja) | シミュレータ | |
| CN115688647A (zh) | 扫描按键电路测试方法及装置 | |
| US20040107393A1 (en) | Method and device for testing the mapping/implementation of a model of a logic circuit onto/in a hardware emulator | |
| JP2002131373A (ja) | バーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体 | |
| JPH03266142A (ja) | ソフトウエアシミュレータ | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JPS6365540A (ja) | 装置設計評価方式 | |
| JP2000105781A (ja) | 論理シミュレータおよび論理シミュレートシステム | |
| JPS6381505A (ja) | シ−ケンサシユミレ−タ | |
| JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
| JPH0471039A (ja) | マイクロプロセッサ搭載回路のデバッグ装置及びデバッグ方法 | |
| JPH02294840A (ja) | 論理検証方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |