JPH0471039A - マイクロプロセッサ搭載回路のデバッグ装置及びデバッグ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロプロセッサを搭載した回路のシステ
ムデバッグを行うマイクロプロセンサ搭載回路のデバッ
グ装置及びデバッグ方法に関する。

〔従来の技術］ 一般に、マイクロプロセッサを使用した回路においては
、システムデバッグを行う場合に、インサーキットエミ
ュレータを使用してマイクロプロセッサの動作を代行さ
せ、これによってリアルタイムで入出力機能を含めてデ
バッグを行うようにしている。

ここで、インサーキットエミュレータをマイクロプロセ
ッサ搭載回路に接続するには、マイクロプロセッサをソ
ケット実装とし、このソケットにインサーキットエミュ
レータのコネクタを接続するか、又はプリント基板上に
インサーキットエミュレータ接続用コネクタを設けると
共に、デバッグ時にマイクロプロセッサの動作を停止さ
せる。

〔発明が解決しようとする課Ｂ］ しかしながら、上記従来のマイクロプロセッサ搭載回路
のデバッグ装置にあっては、インサーキットエミュレー
タを使用するようにしているので、このインサーキット
エミュレータで実行できる最小単位が１命令づつであり
、この１命令を実行する間には、数クロックを必要とす
るので、インサーキットエミュレータでは、命令終了後
の結果からしか動作状況を確認することができず、１命
令の間に変化する信号の観測を行うことができないとい
う未解決の課題があった。

また、インサーキットエミュレータでは、マイクロプロ
セッサの動作を代行するだけであるので、個々の信号に
対するマージンテストなどを行うことができないと共に
、信号線を波形の形で観測することもできないという未
解決の課題もあった。

そこで、本発明は上記従来例の未解決の課題に着目して
なされたものであり、マイクロプロセッサ搭載回路のシ
ステムデバッグ時に１クロンク毎の信号変化を観測する
ことができるマイクロプロセッサ搭載回路のデバッグ装
置及びデバッグ方法を提供することを目的としている。

〔課題を解決するための手段〕

上記目的を達成するために、請求項（１）に係るマイク
ロプロセッサ搭載回路のデハ・ノブ装置は、マイクロプ
ロセッサを搭載した回路のシステムデバッグを行うマイ
クロプロセッサ搭載回路のデバッグ装置において、前記
マイクロプロセッサの１クロック毎の出力パターンに対
応したパターンを発生するパターン発生手段と、該パタ
ーン発生手段によって発生したパターンに対する応答を
波形解析する波形解析手段とを備えたことを特徴として
いる。

また、請求項（２）に係るマイクロプロセッサ搭載回路
のデバッグ方法は、マイクロプロセッサを搭載した回路
のシステムデバッグを行う方法において、前記マイクロ
プロセッサの１クロック毎の出力パターンに対応したパ
ターンを発生するパターン発生手段及び該パターン発生
手段によって発生したパターンに対する応答を波形解析
する波形解析手段を備えたデバッグ装置と、インサーキ
ットエミュレータとを切換手段を介して前記マイクロプ
ロセ・７すを搭載した回路に接続し、前記切換手段によ
りデバッグ装置とインサーキットエミュレータとを切換
えてデバッグを行うことを特徴としている。

〔作用〕

請求項（１）に係るマイクロプロセッサ搭載回路のデバ
ッグ装置においては、パターン発生手段で、マイクロプ
ロセッサの１クロック毎の出力信号に対応するパターン
を発生させることにより、マイクロプロセッサの動作を
代行させ、このパターンに対する応答をロジックアナラ
イザ等の波形解析手段で観測することによって、波形の
形で観測することが可能となり、１クロック毎の詳しい
解析を行うことができる。また、パターン発生手段は、
任意のパターンを発生することができると共に、任意の
ポイントで停止させることができることから、パターン
を自由に変化させてデバッグを効果的に行うことができ
る。

また、請求項（２）に係るマイクロプロセッサ搭載回路
のデバッグ方法においては、インサーキットエミュレー
タによって不具合が生しる手前までマイクロプロセッサ
を動かし、その後デバッグ装置に切換えて不具合個所近
傍を１クロック毎により詳しい解析を行うことができる
。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明の第１実施例を示すブロック図である。

図中、１はマイクロプロセッサ１ａを搭載したマイクロ
プロセッサ搭載回路であって、このマイクロプロセッサ
搭載回路１に、そのハードウェアをデバッグするハード
ウェアデバッグ装置２が接続されている。

このハードウェアデバッグ装置２は、マイクロプロセッ
サ搭載回路１に、クロック制御部３を介してクロックを
供給するパルスジェネレータ４と、クロック制御部３か
ら出力されるクロックが供給されると共に、マイクロプ
ロセッサ搭載回路１のマイクロプロセッサ１ａを停止状
態に制御するマイクロプロセッサ制御部５からの状態情
報が供給されるパターン発生手段としてのパターンジェ
ネレータ６と、このパターンジェネレータ４から発生さ
れるマイクロプロセッサ１ａの代行パターンでなるエミ
ュレート信号をマイクロプロセッサ搭載回路１に供給す
るパターンジェネレータ制御部７と、マイクロプロセッ
サ搭載回路１からの各種応答信号がロジックアナライザ
制御部８を介して入力される波形解析手段としてのロジ
ックアナライザ９とを備えている。

ここで、パターンジェネレータ６は、ロジックアナライ
ザ９内に組込まれており、マイクロプロセッサ搭載回路
１に組込まれたマイクロプロセッサ１ａの１クロック毎
の動作を代行するパターンを発生する。

そして、マイクロプロセッサ搭載回路１とハードウェア
デバッグ装置２とは、第２図に示すように、マイクロプ
ロセッサ搭載回路１に接続用コネクタ９を配設し、この
接続用コネクタ１０に係合するコネクタ１１を有しロジ
ックアナライザ９に多芯フラットケーブル１２を介して
接続されたケーブル接続用ユニッ）１３を介して接続さ
れる。

次に、上記実施例の動作を説明する。先ず、マイクロプ
ロセッサ搭載回路の接続用コネクタ１０にケーブル接続
用ユニット１３のコネクタ１１を係合させて、マイクロ
プロセッサ搭載回路１とハードウェアデバッグ装置２と
を接続する。

この接続が完了した状態で、システムデバッグを行うに
は、先ず、マイクロプロセッサ制御部５で、マイクロプ
ロセッサ搭載回路１のマイクロプロセッサ１ａをリセッ
ト状態とし、マイクロプロセッサ制御部５で、マイクロ
プロセッサ１ａのリセット状態を確認すると、パターン
ジェネレータ６からマイクロプロセッサ１ａの動作を代
行させたエミュレート信号をマイクロプロセッサ搭載回
路１に入力する。このときの、マイクロプロセッサ搭載
回路１の動作をロジックアナライザ制御部８を介してロ
ジックアナライザ９に取込み、このロジックアナライザ
８で、動作状態を観測する。

したがって、パターンジェネレータ６で発生する１クロ
ック毎のエミュレート信号に対するマイクロプロセッサ
搭載回路１の動作状況をロジックアナライザ９で波形の
形で観測することができ、従来のインサーキットエミュ
レータを使用した１命令毎のシステムデバッグに比較し
てより詳しい解析を行うことができる。また、パターン
ジェネレータ６では、１クロツタ毎にエミュレート信号
を出力するので、任意のポイントで停止させることが可
能であると共に、パターンジェネレータ６で自らパター
ンをマイクロプロセッサ搭載回路１に入力することから
、自由に入カバターンを改造又は挿入することが可能と
なり、システムデバッグを効果的に行うことができる。

さらに、必要に応じてパルスジェネレータ４により、ク
ロック制御部３を介してマイクロプロセッサ搭載回路ｌ
及びパターンジェネレータ６のクロック周波数を変更す
ることにより、異なるクロック周波数でのデバッグを行
うこともできる。

なお、上記第１実施例においては、マイクロプロセッサ
搭載回路１とハードウェアデバッグ装置２とをコネクタ
接続する場合について説明したが、これに限定されるも
のではなく、マイクロプロセッサ１ａをソケット実装と
し、このマイクロプロセッサ１ａをソケットから取り外
してからハードウェアデバッグ装置２をソケットに接続
するようにしてもよい。

次に、本発明の第２末路例を第３図について説明する。

この第２実施例は、上記第１実施例の構成を有するハー
ドウェアデバッグ装置２と、インサーキットエミュレー
タ又はマイクロプロセッサとを切換ユニットによって任
意に選択することができるようにしたものである。

すなわち、第３図に示すように、ハードウェアデバッグ
装置２とインサーキットエミュレータ２１とを切換ユニ
ット２２を介してマイクロプロセッサ搭載回路１に接続
するようにしている。ここで、切換ユニット２２として
は、バスエクスチェンジＬＳＩ（ＡＤＭ社製Ａ　ｍ２９
Ｃ９８３等）、データセレクタＩＣ（ＴＩ社製５Ｎ７４
ＡＬＳ１５７等）、デイツプスイッチ等を用いて構成す
ることができる。

この第２実施例によると、ハードウェアデバッグ装置２
とインサーキットエミュレータ２１とを切換ユニット２
２によって選択することができるので、インサーキット
エミュレータ２１によって不具合が生じる手前までマイ
クロプロセッサｌａの１命令毎の動作代行を実行させ、
その後ハードウェアデバッグ装置２に切換えることによ
り、不具合個所近傍を１クロック毎により詳しい解析を
行うことが可能となり、システムデバッグの実行時間を
短縮することができる。

（発明の効果〕 以上説明したように、請求項（１）に係るマイクロプロ
セッサ搭載回路のデバッグ装置によれば、マイクロプロ
セッサ搭載回路に搭載されたマイクロプロセッサのパタ
ーンをパター　ン発生手段で代行発生させ、１クロック
毎にパターンを発生させることができると共に、その結
果を波形解析手段で波形の形で観測することができるの
で、従来のインサーキットエミュレータに比較してより
詳しい解析を行うことができ、しかも、パターン発生手
段のパターンを任意のポイントで停止させることができ
ると共に、自由にパターンを改造又は挿入することがで
きるので、デバッグを効果的に行うことができる等の効
果が得られる。

また、請求項（２）に係るマイクロプロセッサ搭載回路
のデバッグ方法によれば、インサーキットエミュレータ
によって不具合が生じる手前までマイクロプロセッサを
動かし、その後デバッグ装置に切換えることにより、不
具合個所近傍を１クロック毎により詳しい解析を行うこ
とが可能となり、システムデバッグの実行時間を短縮す
ることができる効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
はマイクロプロセッサ搭載回路とハードウェアデバッグ
装置との接続関係を示す斜視図、第３図は本発明の第２
実施例を示すブロック図である。 図中、１はマイクロプロセッサ搭載回路、ｌａはマイク
ロプロセッサ、２はハードウェアデバッグ装置、５はマ
イクロプロセッサ制御部、６はパターンジェネレータ（
パターン発生手段）７はパターンジェネレータ制御部、
８はロジックアナライザ制御部、９はロジックアナライ
ザ（波形解析手段）、１３はケーブル接続用ユニット、
２１はインサーキットエミュレータである。

Claims (2)

【特許請求の範囲】
1. （１）マイクロプロセッサを搭載した回路のシステムデ
   バッグを行うマイクロプロセッサ搭載回路のデバッグ装
   置において、前記マイクロプロセッサの１クロック毎の
   出力パターンに対応したパターンを発生するパターン発
   生手段と、該パターン発生手段によって発生したパター
   ンに対する応答を波形解析する波形解析手段とを備えた
   ことを特徴とするマイクロプロセッサ搭載回路のデバッ
   グ装置。
2. （２）マイクロプロセッサを搭載した回路のシステムデ
   バッグを行う方法において、前記マイクロプロセッサの
   １クロック毎の出力パターンに対応したパターンを発生
   するパターン発生手段及び該パターン発生手段によって
   発生したパターンに対する応答を波形解析する波形解析
   手段を備えたデバッグ装置と、インサーキットエミュレ
   ータとを切換手段を介して前記マイクロプロセッサを搭
   載した回路に接続し、前記切換手段によりデバッグ装置
   とインサーキットエミュレータとを切換えてデバッグを
   行うことを特徴とするマイクロプロセッサ搭載回路のデ
   バッグ方法。