JPH0573348A - エミユレータ、及びシステム開発装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、ハードウェア的に取得困難
な情報を得ることにある。 【構成】 デバッグ対象プログラムを実行するためのＳ
ＭＣＵ１１による当該プログラムの実行状態をリアルタ
イムでトレースするためのトレースメモリ部１４を備え
たインサーキット・エミュレータ２において、トレース
メモリ部１４に格納された情報から、ニーモニック解析
を行うための手段と、現実にはトレースメモリ部１４に
よってトレースされていない情報を、ニーモニック解析
結果に基づいて演算するための手段とを設け、現実には
リアルタイムトレースされていない情報の取得を可能と
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デバッグ対象プログラ
ムをエミュレーション用マイクロプロセッサで実行する
ことによって当該プログラムのデバッグを可能とするエ
ミュレータに関し、例えばインサーキット・エミュレー
タ、及びそれを含むシステム開発装置に適用して有効な
技術に関する。

【０００２】

【従来の技術】マイクロプロセッサ応用機器の開発にお
いて、その応用システムのデバッグやシステムの詳細な
評価を行うため、インサーキット・エミュレータが使用
されている。かかるインサーキット・エミュレータは、
ソフトウェア開発用の親計算機（ホストコンピュータ）
と、開発中の応用機器との間に接続され、その応用機器
に含まれるマイクロプロセッサ（ターゲットマイクロプ
ロセッサ）の機能を代行する一方でデバッガとしての機
能を持ち、詳細なシステムデバッグを支援する。このよ
うなインサーキット・エミュレータにおいては、応用機
器側のハードウェアおよびソフトウェアの評価を可能と
する手段としてのブレーク機能、トレース機能の他に、
ユーザプログラムのエディト機能がある。

【０００３】尚、インサーキット・エミュレータについ
て記載された文献の例としては、昭和６３年１０月１日
に日立マイクロコンピュータエンジニアリング株式会社
より発行された「日立マイコン技報（第２巻、第２
号）」がある。

【０００４】

【発明が解決しようとする課題】しかしながら、上記ト
レース機能で取得できる一般的な情報としては、ターゲ
ットマイクロコンピュータから出力されるアドレス、デ
ータ、コントロール信号の他、外部からのプローブ信号
等のように、ハードウェア的に取得できる情報がほとん
どとされ、ソフトウェア上の処理による情報は、命令コ
ードの逆アセンブル結果表示（ニーモニック表示とい
う）のみであった。それについて本発明者が検討したと
ころ、実際にソフトウェアのデバッグを行う際に重要な
情報はターゲットマイクロコンピュータの各レジスタ情
報であるにも拘らず、それらの値は直接外部に出力され
ていないために、ターゲットマイクロコンピュータのエ
ミュレーション動作を１命令単位に一時中断して読み取
る方式のシングルチップ動作でしか実現されていなかっ
た。

【０００５】ところが、上記シングルステップ動作のよ
うに、エミュレーション動作中に待ち状態を作ってレジ
スタ値等の内部情報を取得する方式では、例えばモータ
の回転制御のように厳密な時間管理の下でプログラムの
管理が必要とされるようなマイクロコンピュータ応用機
器に対してそのような待ち状態においてプログラムの実
行が途切れることにより、そのプログラムによって制御
されるべきサーボモータ等の機器が制御状態を脱して暴
走する可能性のあることが、本発明者によって見いださ
れた。また、マイクロコンピュータの機能の複雑化に伴
い、ハードウェア的な情報取得を可能とするトレースメ
モリの記憶容量や、ビット数（信号本数）などが増大さ
れ、そのために、デバッグ装置のコスト上昇を余儀なく
されるのが明かとされた。

【０００６】本発明の目的は、シングルステップ動作の
ようにエミュレーション動作を中断することなく、ハー
ドウェア的に取得困難な情報を得るための技術を提供す
ることにある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、デバッグ対象プログラムを実行
するためのエミュレーション用マイクロプロセッサによ
る当該プログラムの実行状態をリアルタイムでトレース
するためのトレースメモリ部を備えるとき、このトレー
スメモリ部に格納された情報から、ニーモニック解析を
行うためのニーモニック解析手段と、現実には上記トレ
ースメモリ部によってトレースされていない情報を、上
記ニーモニック解析手段の解析結果に基づいて演算する
ための演算手段とを設けてエミュレータを形成するもの
である。このとき、上記演算手段の演算処理には、上記
エミュレーション用マイクロプロセッサによって順次実
行される命令のアドレス予測演算と、当該エミュレーシ
ョン用マイクロプロセッサに含まれる各種レジスタの値
予測演算とを含めることができる。また、各種デバッグ
機能を達成するための制御を司る制御用マイクロプロセ
ッサによって、あるいは上記エミュレータに結合された
親計算機によって実現することができる。

【００１０】

【作用】上記した手段によれば、上記演算手段は、上記
ニーモニック解析手段の解析結果に基づいて、現実には
上記トレースメモリ部によってトレースされていない情
報を演算し、このことが、ハードウェア的に取得困難な
情報の取得を可能とする。

【００１１】

【実施例】図２には本発明の一実施例であるインサーキ
ット・エミュレータを含むシステム開発用装置が示され
る。

【００１２】図２に示されるインサーキット・エミュレ
ータ２は、親計算機１０と、デバッグ対象装置としての
マイクロプロセッサ応用機器３との間に接続され、その
応用機器３に含まれるターゲットマイクロプロセッサの
機能を代行する一方でデバッガとしての機能を持ち、詳
細なシステムデバッグを支援する。親計算機１０とイン
サーキット・エミュレータ２とはシリアル回線バスライ
ンによって結合され、このバスラインによって両者間で
のデータのやりとりが可能とされる。また、インサーキ
ット・エミュレータ２からはインタフェースケーブル４
が引き出され、このケーブル４の先端に設けられたプラ
グ４ａが、応用機器３のターゲットマイクロプロセッサ
用ソケット５に結合されることにより、インサーキット
・エミュレータ２において所定のエミュレーション動作
が可能とされる。ここで、親計算機１０とインサーキッ
ト・エミュレータ２とからシステム開発装置１が形成さ
れる。

【００１３】図３には上記インサーキット・エミュレー
タ２の詳細な構成が示される。

【００１４】図３に示されるようにインサーキット・エ
ミュレータ２には、マイクロプロセッサ応用機器３に含
まれるターゲットマイクロプロセッサの機能を代行して
その応用機器の動作制御すなわちエミュレーションを行
うためのスレーブマイクロプロセッサ（以下、ＳＭＣＵ
と記す）１１と、各種デバッグ機能を達成するための制
御を司るマスタマイクロプロセッサ（以下、ＭＭＣＵと
記す）１６が設けられる。尚、ＳＭＣＵ１１が本発明に
おけるエミュレーション用プロセッサに該当し、ＭＭＣ
Ｕ１６が本発明における制御用マイクロプロセッサに該
当する。

【００１５】上記ＳＭＣＵ１１が、応用機器３における
ターゲットマイクロプロセッサの機能を代行制御（エミ
ュレーション）するとき、ＳＭＣＵ１１はＭＭＣＵ１６
の制御から切り離され、またＳＭＣＵ１１の制御動作状
態が予め定められている状態に到達してブレークされる
とき、当該ＳＭＣＵ１１はＭＭＣＵ１６の制御を受ける
ことになる。このような制御状態の切り換えがエミュレ
ーション制御部１２によって行われる。

【００１６】インサーキット・エミュレータ２には、上
記エミュレーション制御部１２の他に、ＳＭＣＵ１１の
制御状態やスレーブバス２１の状態を監視して、その状
態が予め設定された状態に達したときエミュレーション
動作を停止するためのブレーク制御部１３、スレーブバ
ス２１に与えられるデータやアドレス、制御情報、さら
にはプローブ１９からの情報を逐次トレースして蓄える
リアルタイムトレース部１４、応用機器３に含まれるべ
きデータメモリやプログラムを代行するための代行メモ
リ部１５を有し、それらが、スレーブバス２１を介して
ＳＭＣＵ１１に、またマスタバス２２を介してＭＭＣＵ
１６に接続されている。そして上記各ブロックの機能実
行は、インサーキット・エミュレータ２に接続された親
計算機のコンソール１０によってコントロールされる。

【００１７】さらにインサーキット・エミュレータ２内
には、ＭＭＣＵ１６がコンソール１０との間でデータ通
信を行うためのシリアルインタフェース回路１７が設け
られ、また、ＳＭＣＵ１１からは、インタフェース回路
１８を介して上記ケーブル４が引き出される。

【００１８】図１には、図３に示されるインサーキット
・エミュレータ２におけるトレースメモリ部１４の詳細
な構成が示される。

【００１９】図１に示されるように、スレーブバス２１
は、特に制限されないが、スレーブデータバス３０、ス
レーブコントロールバス３１、スレーブアドレスバス３
２を含み、マスタバス２２は、マスタデータバス３３、
マスタアドレスバス３４を含む。スレーブデータバス３
０とマスタデータバス３３とは、マルチプレクサ４２に
よってトレースメモリ４６に選択的に結合可能とされ、
また、スレーブコントロールバス３０とマスタデータバ
ス３３とはマルチプレクサ４３によって選択的にトレー
スメモリ４７に結合可能とされる。さらに、プローブ１
９とマスタデータバス３３とはマルチプレクサ４４によ
って選択的にトレースメモリ４８に結合可能とされる。
トレース制御部４１は、上記マルチプレクサ４２，４
３，４４，４５の選択信号Ｓ１や、上記トレースメモリ
４６，４７，４８の選択信号Ｓ２等を生成することによ
って、トレースメモリ部１４の全体の動作制御を司る。
トレースカウンタ４９は、上記トレースメモリ４６，４
７，４８のアドレスを発生させるものであり、その出力
は後段のマルチプレクサ４５を介して上記トレースメモ
リ４６，４７，４８に伝達可能とされる。本実施例にお
いて、スレーブアドレスバス３２のアドレス情報は、後
に詳述するようにＭＭＣＵ１６によってアドレス解析さ
れることから、当該スレーブアドレスバス３２のアドレ
ス情報をリアルタイムでトレースするためのトレースメ
モリ、及びそれに対応するマルチプレクサは設けられて
いない。

【００２０】トレース開始の際には、トレース制御部４
１により次のように制御される。

【００２１】マルチプレクサ４２によりスレーブデータ
バス３０が選択され、マルチプレクサ４３によりスレー
ブコントロールバス３１が選択され、マルチプレクサ４
４により外部プローブ１９が選択され、マルチプレクサ
４５によりトレースカウンタ４９の出力が選択される。
それにより、スレーブデータバス３０の情報がトレース
メモリ４６に書込み可能とされ、スレーブコントロール
バス３１の情報がトレースメモリ４７に書込み可能とさ
れ、プローブ１９の情報がトレースメモリ４８に書込み
可能とされる。

【００２２】また、ＳＭＣＵ１１の制御状態やスレーブ
バス２１の状態が予め設定された状態に達したことが、
ブレーク制御部１３に認識された場合には、当該ブレー
ク制御部１３から出力されるトリガ信号がトレース制御
部４１に入力されることによってセレクト信号Ｓ１，Ｓ
２の状態が反転され、それによりトレースメモリ４６，
４７，４８からの情報読出し、及び当該トレースメモリ
４６のイニシャライズが可能とされる。すなわち、マル
チプレクサ４２，４３，４４によってマスタデータバス
３３が選択され、マルチプレクサ４５によりマスタアド
レスバス３４が選択されることにより、マスタアドレス
バス３４のアドレスに従ってトレースメモリ４６乃至４
８の格納情報がマスタデータバス３３に読出し可能とさ
れる。

【００２３】上記のように本実施例ではスレーブアドレ
スバス３２の情報がトレースメモリにリアルタイムトレ
ースされないが、既に得られたトレース情報を用いてソ
フトウェア的な解析を行うことにより、現実にはトレー
スされなかった情報の取得が可能とされる。そのような
解析は、特に制限されないが、ＭＭＣＵ１６によって行
われる。すなわち本実施例においてＭＭＣＵ１６は、図
５に示されるように、各種デバッグ機能を達成するため
の制御手段５１の他に、上記トレースメモリ部１４に格
納された情報から、ニーモニック解析を行うためのニー
モニック解析手段５４と、現実には上記トレースメモリ
部１４によってトレースされていない情報を、上記ニー
モニック解析手段５４の解析結果に基づいて予測演算す
るための演算手段５５とが機能的に実現され、ＳＭＣＵ
１１の各種レジスタ情報など、ハードウェア的に取得困
難な情報をソフトウェア的な解析によって取得可能とし
ている。具体的には以下のような手順により解析され
る。

【００２４】図４には、トレースコマンドの処理の流れ
が示される。

【００２５】トレースコマンドの受付によりトレースが
有効か否かの判断が行われ（ステップ６１）、この判別
において、有効であると判断された場合には、トレース
メモリ部１４のトレース情報の読出しが開始される（ス
テップ６２）。トレース情報が読出されると、ＭＭＣＵ
１６によって実現されるニーモニック解析手段５４によ
りニーモニック解析が行われる。このニーモニック解析
は、基本的には命令コードの逆アセンブル処理とされ
る。そのようなニーモニック処理の結果が得られると、
さらにＭＭＣＵ１６によって実現される演算手段５５に
より、上記ニーモニック解析結果から命令のアドレスバ
スの解析や、ＳＭＣＵ１１の各種レジスタの値解析が行
われ（ステップ６４）、それによって、上記トレースに
よって実際には取得されていない情報の取得が可能とさ
れる。例えば、ＳＭＣＵ１１によってジャンプ命令が実
行された場合には、その命令をニーモニック解析するこ
とによってジャンプ先のアドレス把握は容易であり、そ
れにより次のサイクルで実行されるべき命令のアドレス
が解析される。また、ＳＭＣＵ１１により、それに含ま
れるアキュムレータのインクリメント命令が実行された
場合には、次のサイクルではそのような命令実行の結果
として当該アキュムレータがインクリメントされている
ことは予測可能である。つまり、スレーブアドレスバス
３２の状態を直接トレースすること無しに、次のサイク
ルでの命令アドレス、各種レジスタ値を予測演算するこ
とができる。

【００２６】尚、上記アドレス演算のためには、エミュ
レーション対象プログラムのスタート時のスレーブアド
レス値すなわちプログラムカウンタ値が必要とされるた
め、トレース開始時のそれら値がレジスタ等の適宜の保
持手段によって保持され、上記アドレス演算においてそ
れが使用される。

【００２７】上記のようにして取得された命令アドレス
や、各種レジスタ値は、次のサイクルでの実際のトレー
ス結果に対応して表示される（ステップ６５）。そのよ
うな表示は特に制限されないが、親計算機１０のＣＲＴ
ディスプレイで行われる。一命令分の表示が行われた後
にトレースメモリ４６乃至４８の読出しアドレスがイン
クリメントされ（ステップ６６）。トレースされた全て
の情報の読出しが完了されたか否かの判別が行われ（ス
テップ６７）、この判別でまだ終了された（Ｙ）と判断
されるまで、上記ステップ６２から６６の処理が繰り返
される。そしてこのステップ６７の判別において、トレ
ースされた全ての情報の読出しが完了されたと判断され
た場合には、また、上記ステップ６１の判断においてト
レースが無効であると判断された場合には、当該トレー
スコマンド処理が終了される。

【００２８】上記実施例によれば以下の作用効果が得ら
れる。

【００２９】（１）デバッグ対象プログラムを実行する
ためのＳＭＣＵ１１による当該プログラムの実行状態を
リアルタイムでトレースするためのトレースメモリ部１
４を備えたインサーキット・エミュレータ２において、
上記トレースメモリ部１４に格納された情報から、ニー
モニック解析を行うためのニーモニック解析手段５４
と、現実には上記トレースメモリ部１４によってトレー
スされていない情報を、上記ニーモニック解析手段５４
の解析結果に基づいて演算するための演算手段５５と
が、ＭＭＣＵ１６によって機能的に実現されることによ
り、上記演算手段５５によって、現実には上記トレース
メモリ部１４によってトレースされていない情報、例え
ばＳＭＣＵ１１内の各種レジスタの値等のように、現実
にはハードウェアによる取得が困難とされるような情報
の取得が可能とされる。

【００３０】（２）上記（１）の作用効果により、シン
グルステップ動作によらないで所望の情報を取得するこ
とができることから、例えばモータの回転制御のように
厳密な時間管理の下でプログラムの管理が必要とされる
ようなマイクロコンピュータ応用機器に対してそのよう
な待ち状態においてプログラムの実行が途切れることに
より、そのプログラムによって制御されるべきサーボモ
ータ等の機器が制御状態を脱して暴走する等の不都合を
生じ得ない。

【００３１】（３）スレーブアドレスバス３２のアドレ
ス情報は、ＭＭＣＵ１６でのニーモニック解析、アドレ
ス解析、レジスタ値解析が行われることから、それらの
リアルタイムトレースが不要とされ、その結果、スレー
ブアドレスバス３２のアドレス情報をトレースするため
のトレースメモリ、及びそれに対応するマルチプレクサ
等がが不要とされるので、インサーキット・エミュレー
タのハードウェア構成の簡略化が可能とされ、さらに製
造コストの低下が可能とされる。

【００３２】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３３】例えば、上記実施例では、トレースメモリ
部１４に格納された情報から、ニーモニック解析を行う
ためのニーモニック解析手段５４と、現実には上記トレ
ースメモリ部によってトレースされていない情報を、上
記ニーモニック解析手段５４の解析結果に基づいて演算
するための演算手段５５とが、ＭＭＣＵ１６によって機
能的に実現されたものについて説明したが、そのような
ニーモニック解析手段５４、演算手段５５を、親計算機
１０によって機能的に実現するようにしても良い。ま
た、上記ニーモニック解析５４をＭＭＣＵ１６で実現
し、上記演算手段５５を親計算機１０で実現するように
しても良い。

【００３４】また、上記実施例では、スレーブアドレス
バス３２の入力回路を省略したものについて説明した
が、ソフトウェア的な解析が可能であれば、その他の信
号、例えば、リードライト信号等のトレースを省略する
ことができる。さらに、ＳＭＣＵ１１のプログラムカウ
ンタの値をラッチするためのラッチ回路を設け、トレー
ス開始時のスレーブアドレスバスの情報を自動的にラッ
チしておき、上記アドレス解析において当該ラッチ回路
のラッチ情報を使用するようにしても良い。

【００３５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインサ
ーキット・エミュレータに適用した場合について説明し
たが、本発明はそれに限定されるものではなく、テスタ
などエミュレーション機能を有するその他のデバッグ装
置に適用することができる。

【００３６】本発明は、少なくともエミュレーション用
マイクロプロセッサのプログラム実行状態をリアルタイ
ムでトレースする機能を含むことを条件に適用すること
ができる。

【００３７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３８】すなわち、上記ニーモニック解析手段の解
析結果に基づいて、現実にはトレースメモリ部によって
トレースされていない情報が演算されることにより、ハ
ードウェア的に取得困難な情報の取得が可能とされる。

【図面の簡単な説明】

【図１】図１は本発明に係るシステム開発装置に含まれ
るインサーキット・エミュレータの主要部構成ブロック
図である。

【図２】図２は本発明に係るシステム開発装置の全体的
な構成ブロック図である。

【図３】図３は本発明に係るシステム開発装置に含まれ
るインサーキット・エミュレータの構成ブロック図であ
る。

【図４】図４は本発明に係るシステム開発装置の処理の
流れが示されるフローチャートである。

【図５】図５は図３に示されるＭＭＣＵ（マスタマイク
ロプロセッサ）の機能ブロック図である。

【符号の説明】

１ システム開発装置 ２ インサーキット・エミュレータ ３ 応用機器 １１ スレーブマイクロプロセッサ １２ エミュレーション制御部 １３ ブレーク制御部 １４ トレースメモリ １５ 代行メモリ部 １６ マスタマイクロプロセッサ １７ シリアルインタフェース １８ インタフェース ２１ スレーブバス ２２ マスタバス ３０ スレーブデータバス ３１ スレーブコントロールバス ３２ スレーブアドレスバス ３３ マスタデータバス ３４ マスタアドレスバス ４１ トレース制御部 ４２ マルチプレクサ ４３ マルチプレクサ ４４ マルチプレクサ ４５ マルチプレクサ ４６ トレースメモリ ４７ トレースメモリ ４８ トレースメモリ ４９ トレースカウンタ ５０ メモリデータバス ５１ メモリアドレスバス ５３ 制御手段 ５４ ニーモニック解析手段 ５５ 演算手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 デバッグ対象プログラムを実行するため
   のエミュレーション用マイクロプロセッサによる当該プ
   ログラムの実行状態をリアルタイムでトレースするため
   のトレースメモリ部を備えたエミュレータにおいて、上
   記トレースメモリ部に格納された情報から、ニーモニッ
   ク解析を行うためのニーモニック解析手段と、現実には
   上記トレースメモリ部によってトレースされていない情
   報を、上記ニーモニック解析手段の解析結果に基づいて
   演算するための演算手段とを含むことを特徴とするエミ
   ュレータ。
2. 【請求項２】 上記演算手段の演算処理には、上記エミ
   ュレーション用マイクロプロセッサによって順次実行さ
   れる命令のアドレス予測演算と、当該エミュレーション
   用マイクロプロセッサに含まれる各種レジスタの値予測
   演算とが含まれる請求項１記載のエミュレータ。
3. 【請求項３】 各種デバッグ機能を達成するための制御
   を司る制御用マイクロプロセッサを含み、上記演算手段
   が、この制御用マイクロプロセッサによって機能的に実
   現されて成る請求項１又は２記載のエミュレータ。
4. 【請求項４】 請求項１又は２記載のエミュレータと、
   それに結合された親計算機とを含み、上記演算手段が当
   該親計算機によって機能的に実現されて成るシステム開
   発装置。