JPH07160525A - エミュレータ - Google Patents
エミュレータInfo
- Publication number
- JPH07160525A JPH07160525A JP5303146A JP30314693A JPH07160525A JP H07160525 A JPH07160525 A JP H07160525A JP 5303146 A JP5303146 A JP 5303146A JP 30314693 A JP30314693 A JP 30314693A JP H07160525 A JPH07160525 A JP H07160525A
- Authority
- JP
- Japan
- Prior art keywords
- break
- user program
- trace
- emulator
- memory means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ユーザプログラムのブレーク条件設定をブロ
ックデータ毎に行い、ブロックデータの実行が終了後に
ブレークさせることができるエミュレータを提供する。 【構成】 デバッグを行うユーザプログラムをユーザシ
ステム９を接続して実行させながら、任意のブロックデ
ータをトレースブレーク条件保存用メモリ手段４により
メモリする。再度ユーザプログラムを実行させ、メモリ
されたブロックデータと実行中のユーザプログラムとを
比較手段５によって比較し、データに不一致があるとブ
レーク制御手段３に所定の信号が出力される。信号が入
力されたブレーク制御手段３は、メモリされたブロック
データの実行が終了すると同時にＣＰＵ１にブレーク要
求信号を出力し、ＣＰＵ１の実行を停止させる。
ックデータ毎に行い、ブロックデータの実行が終了後に
ブレークさせることができるエミュレータを提供する。 【構成】 デバッグを行うユーザプログラムをユーザシ
ステム９を接続して実行させながら、任意のブロックデ
ータをトレースブレーク条件保存用メモリ手段４により
メモリする。再度ユーザプログラムを実行させ、メモリ
されたブロックデータと実行中のユーザプログラムとを
比較手段５によって比較し、データに不一致があるとブ
レーク制御手段３に所定の信号が出力される。信号が入
力されたブレーク制御手段３は、メモリされたブロック
データの実行が終了すると同時にＣＰＵ１にブレーク要
求信号を出力し、ＣＰＵ１の実行を停止させる。
Description
【０００１】
【産業上の利用分野】本発明は、システム制御マイクロ
コンピュータ用のエミュレータに関し、特に、トレース
機能およびブレーク機能が設けられたインサーキットエ
ミュレータに適用して有効な技術に関するものである。
コンピュータ用のエミュレータに関し、特に、トレース
機能およびブレーク機能が設けられたインサーキットエ
ミュレータに適用して有効な技術に関するものである。
【０００２】
【従来の技術】この種のマイクロコンピュータ応用機器
の開発において、その応用システムのデバッグやシステ
ムの詳細な評価を行うためのエミュレータは、ソフトウ
エア開発用の親計算機であるホストコンピュータ等と、
開発中の応用機器であるユーザシステムとの間に接続さ
れ、当該応用機器に使用されるターゲットマイクロコン
ピュータの機能を代行し、さらに、デバッガとしての機
能を有するものである。
の開発において、その応用システムのデバッグやシステ
ムの詳細な評価を行うためのエミュレータは、ソフトウ
エア開発用の親計算機であるホストコンピュータ等と、
開発中の応用機器であるユーザシステムとの間に接続さ
れ、当該応用機器に使用されるターゲットマイクロコン
ピュータの機能を代行し、さらに、デバッガとしての機
能を有するものである。
【０００３】そして、ターゲットマイクロコンピュータ
の機能を代行するためのスレーブマイクロコンピュータ
によって、前記ソフトウエアおよびハードウエアの評価
を行っている。
の機能を代行するためのスレーブマイクロコンピュータ
によって、前記ソフトウエアおよびハードウエアの評価
を行っている。
【０００４】本発明者が検討したところでは、このエミ
ュレータは、図３に示すように、デバッグ機能であるト
レースメモリ部３０とブレーク回路部３１、ＣＰＵ３２
およびデータ通信を行うためのユーザインタフェース３
３によって構成され、これらはトレース用データバス３
４を介して接続されている。
ュレータは、図３に示すように、デバッグ機能であるト
レースメモリ部３０とブレーク回路部３１、ＣＰＵ３２
およびデータ通信を行うためのユーザインタフェース３
３によって構成され、これらはトレース用データバス３
４を介して接続されている。
【０００５】ユーザインタフェース３３には、ケーブル
３５と、その先端部に接続されたＣＰＵソケット３５ａ
が設けられ、そのＣＰＵソケット３５ａをユーザの実機
であるユーザシステム３６に接続するようになってい
る。
３５と、その先端部に接続されたＣＰＵソケット３５ａ
が設けられ、そのＣＰＵソケット３５ａをユーザの実機
であるユーザシステム３６に接続するようになってい
る。
【０００６】トレースメモリ部３０は、エミュレーショ
ン実行中において、出力を行うアドレスバス、データバ
スおよび各種情報を取得する機能であり、その結果をバ
スサイクル単位あるいは逆アセンブルによる命令単位で
表示することができる。
ン実行中において、出力を行うアドレスバス、データバ
スおよび各種情報を取得する機能であり、その結果をバ
スサイクル単位あるいは逆アセンブルによる命令単位で
表示することができる。
【０００７】また、ブレーク回路部３１は、エミュレー
ション実行中にユーザが設定したブレーク条件が成立し
たときに、ユーザプログラムの実行を停止させる機能で
あり、バスサイクル単位で指定したデータが一致すると
プログラムの実行を停止することができる。
ション実行中にユーザが設定したブレーク条件が成立し
たときに、ユーザプログラムの実行を停止させる機能で
あり、バスサイクル単位で指定したデータが一致すると
プログラムの実行を停止することができる。
【０００８】
【発明が解決しようとする課題】ところが、従来技術の
エミュレータでは、近年の半導体集積回路装置の割り込
みポートの増加による機能向上に伴い、実行プログラム
が割り込みなどによる例外処理により実行されるケース
が多くなり、バスサイクル単位によるブレーク機能で
は、どのポートの割り込みによりブレークしたかやブレ
ーク条件以降のＣＰＵの動作状態の解析が困難となり、
多くの例外処理によるユーザプログラムの実行ケースを
サポートすることができなくなっている。
エミュレータでは、近年の半導体集積回路装置の割り込
みポートの増加による機能向上に伴い、実行プログラム
が割り込みなどによる例外処理により実行されるケース
が多くなり、バスサイクル単位によるブレーク機能で
は、どのポートの割り込みによりブレークしたかやブレ
ーク条件以降のＣＰＵの動作状態の解析が困難となり、
多くの例外処理によるユーザプログラムの実行ケースを
サポートすることができなくなっている。
【０００９】本発明の目的は、ユーザプログラムを任意
のブロックデータ毎に分割を行い、その分割したブロッ
クデータ毎にユーザプログラムの実行をブレークさせる
ことができるエミュレータを提供することにある。
のブロックデータ毎に分割を行い、その分割したブロッ
クデータ毎にユーザプログラムの実行をブレークさせる
ことができるエミュレータを提供することにある。
【００１０】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、請求項１記載の発明は、エミュ
レータに、実行させたユーザプログラムを保存するトレ
ースブレーク条件保存用メモリ手段と、トレースブレー
ク条件保存用メモリ手段に保存されているユーザプログ
ラムと新たに実行されるユーザプログラムとを比較する
比較手段とを設けたものである。
レータに、実行させたユーザプログラムを保存するトレ
ースブレーク条件保存用メモリ手段と、トレースブレー
ク条件保存用メモリ手段に保存されているユーザプログ
ラムと新たに実行されるユーザプログラムとを比較する
比較手段とを設けたものである。
【００１３】また、請求項２記載の発明は、ユーザプロ
グラムのトレースおよび実行状態を逆アセンブルにより
画面表示するトレースメモリ手段に、比較手段からの比
較結果をメモリする比較結果メモリ手段を設けたもので
ある。
グラムのトレースおよび実行状態を逆アセンブルにより
画面表示するトレースメモリ手段に、比較手段からの比
較結果をメモリする比較結果メモリ手段を設けたもので
ある。
【００１４】さらに、請求項３記載の発明は、トレース
ブレーク条件保存用メモリ手段に、バスサイクル毎の命
令を比較するかしないかの指定を行うバスサイクル指定
手段を設けたものである。
ブレーク条件保存用メモリ手段に、バスサイクル毎の命
令を比較するかしないかの指定を行うバスサイクル指定
手段を設けたものである。
【００１５】また、請求項４記載の発明は、所定の信号
が入力されると、ブレーク条件が成立してもブレーク要
求信号が出力されないモードとなるブレーク制御手段を
設けたものである。
が入力されると、ブレーク条件が成立してもブレーク要
求信号が出力されないモードとなるブレーク制御手段を
設けたものである。
【００１６】
【作用】上記のような構成のエミュレータによれば、ユ
ーザプログラムのデバッグにおいて、１バスサイクル毎
のブレーク条件による指定だけでなく、任意のバスサイ
クル単位であるブロック単位でのブレーク条件を指定す
ることができる。
ーザプログラムのデバッグにおいて、１バスサイクル毎
のブレーク条件による指定だけでなく、任意のバスサイ
クル単位であるブロック単位でのブレーク条件を指定す
ることができる。
【００１７】また、ユーザプログラム中の任意のバスサ
イクル毎の命令を比較しないように設定することができ
る。
イクル毎の命令を比較しないように設定することができ
る。
【００１８】さらに、ブレーク条件が成立しても、ユー
ザプログラムの実行をブレークさせることなく、ブレー
ク条件を検出することができる。
ザプログラムの実行をブレークさせることなく、ブレー
ク条件を検出することができる。
【００１９】それによって、どのポートの割り込みによ
りブレークしたかなどのプログラムのサポートやブレー
ク条件以降のＣＰＵの動作状態の解析が容易に行える。
りブレークしたかなどのプログラムのサポートやブレー
ク条件以降のＣＰＵの動作状態の解析が容易に行える。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２１】（実施例１）図１は、本発明の一実施例に
よるインサーキットエミュレータのトレース機能部とブ
レーク機能部の要部ブロック図である。
よるインサーキットエミュレータのトレース機能部とブ
レーク機能部の要部ブロック図である。
【００２２】本実施例１において、エミュレータのトレ
ース機能部とブレーク機能部は、ターゲットマイクロコ
ンピュータの制御を司るＣＰＵ１と、エミュレーション
実行中に各種のデータおよびステータス信号等をサンプ
リングし、そのデータをメモリするトレースメモリ手段
２と、ＣＰＵ１の制御動作を停止させるためのブレーク
要求信号の出力制御を行うブレーク制御手段３と、実行
したユーザプログラムを保存するトレースブレーク条件
保存用メモリ手段４と、トレースブレーク条件保存用メ
モリ手段４によりメモリされたデータと実行中のユーザ
プログラムのデータとを比較する比較手段５と、データ
通信を行うためのユーザインタフェース６とからなって
いる。
ース機能部とブレーク機能部は、ターゲットマイクロコ
ンピュータの制御を司るＣＰＵ１と、エミュレーション
実行中に各種のデータおよびステータス信号等をサンプ
リングし、そのデータをメモリするトレースメモリ手段
２と、ＣＰＵ１の制御動作を停止させるためのブレーク
要求信号の出力制御を行うブレーク制御手段３と、実行
したユーザプログラムを保存するトレースブレーク条件
保存用メモリ手段４と、トレースブレーク条件保存用メ
モリ手段４によりメモリされたデータと実行中のユーザ
プログラムのデータとを比較する比較手段５と、データ
通信を行うためのユーザインタフェース６とからなって
いる。
【００２３】また、これらＣＰＵ１、トレースメモリ手
段２、ブレーク制御手段３、トレースブレーク条件保存
用メモリ手段４、比較手段５およびユーザインタフェー
ス６は、トレース用データバス７を介して接続されてい
る。
段２、ブレーク制御手段３、トレースブレーク条件保存
用メモリ手段４、比較手段５およびユーザインタフェー
ス６は、トレース用データバス７を介して接続されてい
る。
【００２４】さらに、ユーザインタフェース６にはケー
ブル８が接続され、その先端部分には、ＣＰＵソケット
８ａが設けられている。そのＣＰＵソケット８ａをユー
ザの実機であるユーザシステム９に接続し、ＣＰＵ１か
らの信号の入出力を行う。
ブル８が接続され、その先端部分には、ＣＰＵソケット
８ａが設けられている。そのＣＰＵソケット８ａをユー
ザの実機であるユーザシステム９に接続し、ＣＰＵ１か
らの信号の入出力を行う。
【００２５】次に、本実施例の作用について説明する。
【００２６】まず、ユーザシステム９にＣＰＵソケット
８ａを接続させ、デバッグを行うユーザプログラムを実
行させる。
８ａを接続させ、デバッグを行うユーザプログラムを実
行させる。
【００２７】そして、トレースブレーク条件保存用メモ
リ手段４により、実行しているユーザプログラムのメモ
リさせたい任意のブロックデータを指定し、トレースブ
レーク条件保存用メモリ手段４にメモリさせる。
リ手段４により、実行しているユーザプログラムのメモ
リさせたい任意のブロックデータを指定し、トレースブ
レーク条件保存用メモリ手段４にメモリさせる。
【００２８】また、トレースブレーク条件保存用メモリ
手段４によりメモリされるユーザプログラムは、ブロッ
クデータだけでなく、バスサイクル毎やユーザプログラ
ムすべてをメモリするように指定することもできる。
手段４によりメモリされるユーザプログラムは、ブロッ
クデータだけでなく、バスサイクル毎やユーザプログラ
ムすべてをメモリするように指定することもできる。
【００２９】次に、ユーザプログラムの実行が終了した
後、再度ユーザプログラムを実行させることによって、
トレースブレーク条件保存用メモリ手段４によりメモリ
されたブロックデータと実行中のユーザプログラムのブ
ロックデータとを比較手段５によって比較する。
後、再度ユーザプログラムを実行させることによって、
トレースブレーク条件保存用メモリ手段４によりメモリ
されたブロックデータと実行中のユーザプログラムのブ
ロックデータとを比較手段５によって比較する。
【００３０】そして、比較手段５によって比較されたデ
ータに不一致があれば、ブレーク制御手段３に所定の制
御信号が出力される。その制御信号が入力されたブレー
ク制御手段３は、トレースブレーク条件保存用メモリ手
段４によりメモリされたブロックデータの実行が終了す
ると同時にＣＰＵ１にブレーク要求信号を出力し、ＣＰ
Ｕ１の実行を停止させる。
ータに不一致があれば、ブレーク制御手段３に所定の制
御信号が出力される。その制御信号が入力されたブレー
ク制御手段３は、トレースブレーク条件保存用メモリ手
段４によりメモリされたブロックデータの実行が終了す
ると同時にＣＰＵ１にブレーク要求信号を出力し、ＣＰ
Ｕ１の実行を停止させる。
【００３１】また、比較データに不一致がなければ、ユ
ーザプログラムはブレークすることなしに実行される。
ーザプログラムはブレークすることなしに実行される。
【００３２】それにより、本実施例１によれば、１バス
サイクル毎のブレーク条件による指定だけでなく、任意
のバスサイクル単位であるブロック単位でのブレーク条
件を指定することができ、ソフトウエアおよびハードウ
エアのデバッグや評価が容易に効率よく行うことができ
るようになる。
サイクル毎のブレーク条件による指定だけでなく、任意
のバスサイクル単位であるブロック単位でのブレーク条
件を指定することができ、ソフトウエアおよびハードウ
エアのデバッグや評価が容易に効率よく行うことができ
るようになる。
【００３３】（実施例２）図２は、本発明の実施例２に
よるインサーキットエミュレータのトレース機能部とブ
レーク機能部の要部ブロック図である。
よるインサーキットエミュレータのトレース機能部とブ
レーク機能部の要部ブロック図である。
【００３４】本実施例２においては、トレースメモリ手
段２には、比較手段５からの比較結果をメモリする比較
結果メモリ手段２ａが設けられている。
段２には、比較手段５からの比較結果をメモリする比較
結果メモリ手段２ａが設けられている。
【００３５】また、比較手段５は、比較結果メモリ手段
２ａおよびブレーク制御手段３と接続されている。
２ａおよびブレーク制御手段３と接続されている。
【００３６】さらに、トレースブレーク条件保存用メモ
リ手段４には、バスサイクル毎の命令を比較するかしな
いかの指定を行うバスサイクル指定手段４ａが設けられ
ている。
リ手段４には、バスサイクル毎の命令を比較するかしな
いかの指定を行うバスサイクル指定手段４ａが設けられ
ている。
【００３７】このバスサイクル指定手段４ａは、比較手
段５によって比較しない１バスサイクル毎の命令を設定
するものである。この設定は、たとえば、ユーザプログ
ラム実行後に変わってしまう命令などの絶えず変化する
データを比較手段５に比較させないように無視させるた
めのものである。
段５によって比較しない１バスサイクル毎の命令を設定
するものである。この設定は、たとえば、ユーザプログ
ラム実行後に変わってしまう命令などの絶えず変化する
データを比較手段５に比較させないように無視させるた
めのものである。
【００３８】次に、本実施例の作用について説明する。
【００３９】まず、予めバスサイクル指定手段４ａに比
較しないバスサイクル毎のフラグを入力し、比較が不要
な命令を無視させる。そして、ブレーク制御手段３に所
定の信号を入力することにより、ブレーク条件が成立し
てもユーザプログラムの実行をブレークさせないモード
にする。
較しないバスサイクル毎のフラグを入力し、比較が不要
な命令を無視させる。そして、ブレーク制御手段３に所
定の信号を入力することにより、ブレーク条件が成立し
てもユーザプログラムの実行をブレークさせないモード
にする。
【００４０】次に、デバッグを行うユーザプログラムを
ユーザシステム９を接続して実行させ、実行しているユ
ーザプログラムの指定された任意のブロックデータをト
レースブレーク条件保存用メモリ手段４によりメモリさ
せる。
ユーザシステム９を接続して実行させ、実行しているユ
ーザプログラムの指定された任意のブロックデータをト
レースブレーク条件保存用メモリ手段４によりメモリさ
せる。
【００４１】また、トレースブレーク条件保存用メモリ
手段４によりメモリされるユーザプログラムは、ブロッ
クデータでなくても良く、バスサイクル毎やユーザプロ
グラムすべてをメモリするように指定することもでき
る。
手段４によりメモリされるユーザプログラムは、ブロッ
クデータでなくても良く、バスサイクル毎やユーザプロ
グラムすべてをメモリするように指定することもでき
る。
【００４２】そして、再度ユーザプログラムを実行さ
せ、そのユーザプログラムを実行中に、トレースブレー
ク条件保存用メモリ手段４によりメモリされたブロック
データと実行中のユーザプログラムのブロックデータと
を比較手段５によって比較する。
せ、そのユーザプログラムを実行中に、トレースブレー
ク条件保存用メモリ手段４によりメモリされたブロック
データと実行中のユーザプログラムのブロックデータと
を比較手段５によって比較する。
【００４３】比較手段５によって比較されたデータに不
一致があれば、比較手段５から比較結果メモリ手段２ａ
およびブレーク制御手段３に所定の制御信号が出力され
る。
一致があれば、比較手段５から比較結果メモリ手段２ａ
およびブレーク制御手段３に所定の制御信号が出力され
る。
【００４４】この比較手段５から出力された所定の制御
信号により比較結果メモリ手段２ａは、たとえば、比較
結果がブレーク条件成立であると標識用のビット、すな
わち、フラグが出力され、それをメモリする。また、ブ
レーク条件不成立であるとフラグは出力されず、メモリ
されないようになっている。
信号により比較結果メモリ手段２ａは、たとえば、比較
結果がブレーク条件成立であると標識用のビット、すな
わち、フラグが出力され、それをメモリする。また、ブ
レーク条件不成立であるとフラグは出力されず、メモリ
されないようになっている。
【００４５】また、ブレーク制御手段３にも所定の制御
信号は出力されているが、ブレーク条件が成立してもユ
ーザプログラムの実行をブレークさせないようにブレー
ク制御手段３に所定の信号を入力しているので、ブレー
ク制御手段３からはブレーク要求信号が出力されないの
で、ユーザプログラムはブレークせずに実行されること
になる。
信号は出力されているが、ブレーク条件が成立してもユ
ーザプログラムの実行をブレークさせないようにブレー
ク制御手段３に所定の信号を入力しているので、ブレー
ク制御手段３からはブレーク要求信号が出力されないの
で、ユーザプログラムはブレークせずに実行されること
になる。
【００４６】そして、ユーザプログラムの実行がすべて
終了した後に、トレースメモリ手段２によって比較結果
メモリ手段２ａにメモリされているフラグを検索するこ
とによりブレーク条件を検出する。
終了した後に、トレースメモリ手段２によって比較結果
メモリ手段２ａにメモリされているフラグを検索するこ
とによりブレーク条件を検出する。
【００４７】それにより、本実施例２によれば、ユーザ
プログラムをブレークさせることなく、ブレーク条件を
検出できるようになり、ブレーク条件以降のＣＰＵの動
作状態の解析が容易に行え、ソフトウエアおよびハード
ウエアのデバッグや評価が容易に効率よく行うことがで
きるようになる。
プログラムをブレークさせることなく、ブレーク条件を
検出できるようになり、ブレーク条件以降のＣＰＵの動
作状態の解析が容易に行え、ソフトウエアおよびハード
ウエアのデバッグや評価が容易に効率よく行うことがで
きるようになる。
【００４８】以上、本発明者によってなされた発明を実
施例に基づき説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
施例に基づき説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
【００４９】たとえば、前記実施例１、２の回路構成に
よるデバッグ装置は、エミュレータ以外でも良く、ロジ
ックアナライザなどの実行監視機能を有するデータ処理
システムに利用することもできる。
よるデバッグ装置は、エミュレータ以外でも良く、ロジ
ックアナライザなどの実行監視機能を有するデータ処理
システムに利用することもできる。
【００５０】また、ユーザプログラムをトレースブレー
ク条件保存用メモリ手段４に保存させずに、フロッピー
ディスクに保存することによりマスタデータとし、再度
ユーザプログラムを実行させ、別ファイルのフロッピー
ディスクに保存し、マスターデータと比較することによ
りブレーク条件を検出することもできる。
ク条件保存用メモリ手段４に保存させずに、フロッピー
ディスクに保存することによりマスタデータとし、再度
ユーザプログラムを実行させ、別ファイルのフロッピー
ディスクに保存し、マスターデータと比較することによ
りブレーク条件を検出することもできる。
【００５１】
【発明の効果】本発明によって開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【００５２】（１）本発明によれば、１バスサイクル毎
のブレーク条件による指定だけでなく、任意のバスサイ
クル単位であるブロック単位でのブレーク条件を指定す
ることができる。
のブレーク条件による指定だけでなく、任意のバスサイ
クル単位であるブロック単位でのブレーク条件を指定す
ることができる。
【００５３】（２）また、本発明では、どのポートの割
り込みによりブレークしたかやブレーク条件以降のＣＰ
Ｕの動作状態の解析が容易に行え、多くの例外処理によ
るユーザプログラムの実行ケースをサポートすることが
できる。
り込みによりブレークしたかやブレーク条件以降のＣＰ
Ｕの動作状態の解析が容易に行え、多くの例外処理によ
るユーザプログラムの実行ケースをサポートすることが
できる。
【００５４】（３）さらに、本発明においては、上記
（１）、（２）により、ソフトウエアおよびハードウエ
アのデバッグや評価が容易に効率よく行うことができる
ようになる。
（１）、（２）により、ソフトウエアおよびハードウエ
アのデバッグや評価が容易に効率よく行うことができる
ようになる。
【図１】本発明の一実施例によるインサーキットエミュ
レータのトレース機能部とブレーク機能部の要部ブロッ
ク図である。
レータのトレース機能部とブレーク機能部の要部ブロッ
ク図である。
【図２】本発明の実施例２によるインサーキットエミュ
レータのトレース機能部とブレーク機能部の要部ブロッ
ク図である。
レータのトレース機能部とブレーク機能部の要部ブロッ
ク図である。
【図３】本発明者が検討したインサーキットエミュレー
タのトレース機能部とブレーク機能部の要部ブロック図
である。
タのトレース機能部とブレーク機能部の要部ブロック図
である。
１ ＣＰＵ ２ トレースメモリ手段 ２ａ 比較結果メモリ手段 ３ ブレーク制御手段 ４ トレースブレーク条件保存用メモリ手段 ４ａ バスサイクル指定手段 ５ 比較手段 ６ ユーザインタフェース ７ トレース用データバス ８ ケーブル ８ａ ＣＰＵソケット ９ ユーザシステム ３０ トレースメモリ部 ３１ ブレーク回路部 ３２ ＣＰＵ ３３ ユーザインタフェース ３４ トレース用データバス ３５ ケーブル ３５ａ ＣＰＵソケット ３６ ユーザシステム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青砥 義一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (4)
- 【請求項１】 マイクロコンピュータを用いた応用機器
のソフトウエアおよびハードウエアの評価を行うエミュ
レータであって、ユーザプログラムを保存するトレース
ブレーク条件保存用メモリ手段と、前記トレースブレー
ク条件保存用メモリ手段に保存されているユーザプログ
ラムと新たに実行されるユーザプログラムとを比較する
比較手段とを設けたことを特徴とするエミュレータ。 - 【請求項２】 前記ユーザプログラムの実行中の各種デ
ータをメモリするトレースメモリ手段に、前記比較手段
からの比較結果をメモリする比較結果メモリ手段を設け
たことを特徴とする請求項１記載のエミュレータ。 - 【請求項３】 前記トレースブレーク条件保存用メモリ
手段に、バスサイクル毎の命令を比較するかしないかの
指定を行うバスサイクル指定手段を設けたことを特徴と
する請求項１または２記載のエミュレータ。 - 【請求項４】 所定の信号が入力されると、ブレーク条
件が成立してもブレーク要求信号が出力されないモード
となるブレーク制御手段が設けられたことを特徴とする
請求項１、２または３記載のエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5303146A JPH07160525A (ja) | 1993-12-02 | 1993-12-02 | エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5303146A JPH07160525A (ja) | 1993-12-02 | 1993-12-02 | エミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07160525A true JPH07160525A (ja) | 1995-06-23 |
Family
ID=17917442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5303146A Withdrawn JPH07160525A (ja) | 1993-12-02 | 1993-12-02 | エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07160525A (ja) |
-
1993
- 1993-12-02 JP JP5303146A patent/JPH07160525A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6145123A (en) | Trace on/off with breakpoint register | |
| US6598178B1 (en) | Peripheral breakpoint signaler | |
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| JP2005317023A (ja) | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 | |
| JP2000122886A (ja) | 半導体試験装置のプログラム作成方式 | |
| JP2019204388A (ja) | 半導体装置、およびデバッグ方法 | |
| JPH07160525A (ja) | エミュレータ | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JPH08272770A (ja) | マイクロコントローラディベロップメントシステム | |
| JPS59128652A (ja) | デイスプレイ装置を用いたプログラム検査方式 | |
| KR100200712B1 (ko) | 노-타겟 시스템의 프로그램 디버깅 장치 | |
| JPH0550016B2 (ja) | ||
| JPH0836504A (ja) | エミュレータ | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPH0465729A (ja) | シンボリック・デバッガ | |
| JPS5968034A (ja) | マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPS6091458A (ja) | マイクロプロセツサのプログラムデバツグ装置 | |
| JPH0395638A (ja) | デバッグ装置 | |
| JPH01306933A (ja) | デバッグ装置 | |
| JPH10187480A (ja) | エミュレータ | |
| JPH05189267A (ja) | マイクロプロセッサの動作制御方式、及びエミュレータ | |
| JPH03141436A (ja) | デバッグ装置 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010206 |