JPH06266575A - エミュレータ - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、固定サンプリングポイント
では取得不可能であったパルス信号等の検出を可能とす
ること、及びそのようなパルス信号等の検出を可能とす
ることにり、デバッグ効率の向上を図ることにある。 【構成】 サンプリング手段としてラッチ回路４９、５
４を設け、それの動作クロックとして、セレクタ４７に
よって選択されたものを使用する。それにより、ターゲ
ットターゲットシステムから入力されてくる信号に応じ
て、サンプルクロック信号を任意に変更可能とし、デバ
ッグ効率の向上を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デバッグ技術に関し、
例えばインサーキット・エミュレータに適用して有効な
技術に関する。

【０００２】

【従来の技術】マイクロコンピュータ応用機器の開発に
おいて、その応用システムのデバッグや、そのシステム
の詳細な評価を行うため、インサーキット・エミュレー
タが使用されている。かかるインサーキット・エミュレ
ータは、ソフトウェア開発用の親計算機（ホストコンピ
ュータ）などのシステム開発装置と、開発中の応用機器
との間に接続され、その応用機器に含まれるマイクロコ
ンピュータ（ターゲットマイクロコンピュータ）の機能
を代行する一方でデバッガとしての機能を持ち、詳細な
システムデバッグを支援する。このようなインサーキッ
ト・エミュレータにおいては、応用機器側のハードウェ
アおよびソフトウェアの評価を可能とする手段としての
ブレーク機能、トレース機能の他に、ユーザプログラム
のエディット機能がある。

【０００３】尚、インサーキット・エミュレータについ
て記載された文献の例としては、昭和６３年１０月１日
に日立マイクロコンピュータエンジニアリング株式会社
より発行された「日立マイコン技報（第２巻、第２
号）」がある。

【０００４】

【発明が解決しようとする課題】しかしながら、上記ト
レース機能で取得できる一般的な情報としてはターゲッ
トマイクロコンピュータから出力されるアドレスバス、
データバスおよび、コントロール信号のほか、プローブ
を介して取込まれる外部信号があるが、それらのトレー
スサンプリングのタイミングは全て同じであり、またそ
のタイミングもデバッグ装置を供給しているメーカ側の
設計したクロックによるもので、ターゲットシステムか
ら入力されてくる信号のタイミングによっては、トレー
ス情報として記録されない場合や、次のサイクル分のデ
ータとして扱われることがあり、かかる場合には、実際
の動作を正しく把握するのが困難とされる。

【０００５】本発明の目的は、固定サンプリングポイン
トでは取得不可能であったパルス信号等の検出を可能と
することにある。本発明の他の目的は、そのようなパル
ス信号等の検出を可能とすることにより、デバッグ効率
の向上を図ることにある。

【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】すなわち、サンプリング手段によるサンプ
リングのタイミングを変更するためのサンプリングタイ
ミング変更手段を含んでエミュレータを構成する。この
とき、上記サンプリング手段は、入力されるクロック信
号のタイミングで入力信号をラッチするためのラッチ回
路を含んで構成することができる。また、上記サンプリ
ングタイミング変更手段は、互いに異なる複数のクロッ
ク信号から上記サンプリングに関与させるクロック信号
を選択するためのセレクタを含んで構成することができ
る。

【０００９】

【作用】上記した手段によれば、上記サンプリングタイ
ミング変更手段は、上記サンプリング手段によるサンプ
リングのタイミングを、デバッグの目的とされる信号に
応じて変更可能とし、このことが、デバッグの効率向上
を達成する。

【００１０】

【実施例】図２には本発明の一実施例であるインサーキ
ット・エミュレータを含むマイクロコンピュータ開発用
システムが示される。

【００１１】図２に示されるインサーキット・エミュレ
ータ２は、親計算機等のシステム開発装置１と、デバッ
グ対象装置としてのマイクロプロセッサ応用機器３との
間に接続され、その応用機器３に含まれるターゲットマ
イクロプロセッサの機能を代行する一方でデバッガとし
ての機能を持ち、詳細なシステムデバッグを支援する。
システム開発装置１とインサーキット・エミュレータ２
とはシリアル回線バスラインによって結合され、このバ
スラインによって両者間でのデータのやりとりが可能と
される。また、インサーキット・エミュレータ２からは
ケーブル４が引き出され、このケーブル４の先端に設け
られたプラグ４ａが、応用機器３のターゲットマイクロ
プロセッサ用ソケット５に結合されることにより、イン
サーキット・エミュレータ２において所定のエミュレー
ション動作が可能とされる。

【００１２】図３には上記インサーキット・エミュレー
タ２の詳細な構造が示される。

【００１３】図３に示されるようにインサーキット・エ
ミュレータ２には、マイクロプロセッサ応用機器３に含
まれるターゲットマイクロプロセッサの機能を代行して
その応用機器の動作制御すなわちエミュレーションを行
うためのスレーブマイクロプロセッサ（以下、ＳＭＣＵ
と記す）１１と、各種デバッグ機能を達成するための制
御を司るマイクロプロセッサ（以下、ＭＭＣＵと記す）
１６が設けられる。

【００１４】ＳＭＣＵ１１が応用機器３におけるターゲ
ットマイクロプロセッサの機能を代行制御（エミュレー
ション）するとき、ＳＭＣＵ１１はＭＭＣＵ１６の制御
から切り離され、またＳＭＣＵ１１の制御動作状態が予
め定められている状態に到達してブレークされるとき、
ＭＭＣＵ１６の制御を受けることになる。このような制
御状態の切換えがエミュレーション制御部１２によって
行われる。

【００１５】インサーキット・エミュレータ２には、上
記エミュレーション制御部１２の他に、ＳＭＣＵ１１の
制御状態やスレーブバス２１の状態を監視して、その状
態が予め設定された状態に達したときエミュレーション
動作を停止するためのブレーク制御部１３、スレーブバ
ス２１に与えられるデータやアドレス、さらにはプロー
ブ１９を介して取込まれる各種制御情報を逐次トレース
して蓄えるリアルタイムトレース部１４、応用機器３に
含まれるべきデータメモリやプログラムを格納するため
の代行メモリ部１５を有し、それらが、スレーブバス２
１を介してＳＭＣＵ１１に、またマスタバス２２を介し
てＭＭＣＵ１６に接続されている。そして上記各ブロッ
クの機能実行は、インサーキット・エミュレータ２に接
続された親計算機のコンソール１０によってコントロー
ルされる。

【００１６】さらにインサーキット・エミュレータ２内
には、ＭＭＣＵ１６がコンソール１０との間でデータ通
信を行うためのシリアルインタフェス回路１７が設けら
れ、また、ＳＭＣＵ１１からは、インタフェース回路１
８を介してケーブル４が引き出されている。

【００１７】図１には上記トレースメモリ部１４の詳細
な構成例が示される。

【００１８】スレーブバス２１には、スレーブデータバ
ス３０、スレーブコントロールバス３１、及びスレーブ
アドレスバス３２が含まれ、マスタバス２２には、マス
タデータバス３３、及びマスタアドレスバス３４が含ま
れる。トレース情報を蓄積するためのトレースメモリ４
４が配置され、それの前段には、Ａ入力端子、及びＢ入
力端子群からの入力信号を選択的に上記トレースメモリ
４４へ伝達するためのマルチプレクサ４２、４３が配置
される。すなわち、マルチプレクサ４２においてＡ入力
端子群が選択された場合にはラッチ回路４８の出力信号
が、メモリデータバス５１を介してトレースメモリ４４
へ伝達可能とされ、またＢ入力端子群が選択された場合
にはマスタデータバス３３の信号が、メモリデータバス
５１を介してトレースメモリ４４へ伝達可能とされる。
そして、マスチプレクサ４３においてＡ入力端子群が選
択された場合には、トレースカウンタ５２のカウント出
力及びマスタリードライト信号Ｒ／Ｗが、それぞれアド
レスバス５３、リードライト信号ラインＴＷＲを介して
トレースメモリ４４へ伝達可能とされ、また、Ｂ入力端
子群が選択された場合にはマスタアドレスバス３３のア
ドレス、及びスレーブリードライト信号Ｒ／Ｗが、それ
ぞれアドレスバス５３、リードライト信号ラインＴＷＲ
を介してトレースメモリ４４へ伝達可能とされる。

【００１９】本実施例では、システムクロックＳＣＫの
タイミングにより入力データを保持するラッチ回路４
８、５５と、それの前段に配置されたラッチ回路４９、
５４を有する。ラッチ回路４９、５４はセレクタ４７か
ら選択的に出力されたクロックによって入力データをラ
ッチする。特に制限されないが、本実施例では互いに発
振周波数の異なるクロック源４５、４６と、それの出力
を分周するためのカウンタ５６、５７とを有し、このカ
ウンタ５６、５７による分周出力が後段のセレクタ４７
の入力端子に伝達されるようになっている。また、上記
クロック源４５、４６とは別に、ユーザによって用意さ
れたクロックの入力を可能とするため、専用のユーザサ
ンプルクロック入力端子５９が設けられ、この端子５９
を介して取込まれたユーザサンプルクロックＵＣＫは、
バッファ５８を介して上記セレクタ４７へ伝達されるよ
うになっている。そのようにセレクタ４７に入力された
複数のクロックが選択的に上記ラッチ回路４９、５９、
及びトレース制御部４１に伝達されることにより、当該
クロックのタイミングに同期したトレースが可能とされ
る。換言すれば、トレース情報のサンプリング手段とし
てのラッチ回路４９、５４の動作タイミングを、セレク
タ４７でのクロック選択によって変更することができ、
そのようなサンプリングタイミングの変更により、目的
とする信号に適したタイミングの設定が可能とされる。
尚、プローブ１９からの信号等の外部入力信号は、イン
タフェース６０を介してラッチ回路４９に伝達されるよ
うになっている。

【００２０】トレース開始の際には、特に制限されない
が、トレース制御部４１より、セレクト信号Ｓがハイレ
ベルにされることによってマルチプレクサ４２、４３の
Ａ入力が選択される。それにより、スレーブバス２１の
信号及び外部プローブ情報３５がトレースメモリ４４の
メモリデータバス５１に伝達され、またトレースカウン
タ５２の値、及びトレース制御部４１からのスレーブリ
ードライト信号ＷＲがトレースメモリ４４のアドレスバ
ス５３とライト信号ＴＷＲにそれぞれ入力され、トレー
ス情報の書込みが行われる。

【００２１】また、ブレーク制御部１３等の検出回路か
ら出力されるトリガ信号ＴＲＧの入力によりトレース制
御部４１は、再びセレクト信号Ｓを反転させ、それによ
ってマルチプレクサ４２、４３はＢ入力を選択する。こ
のときＭＭＣＵ１６のマスタバス２２の信号及びマスタ
リードライト信号Ｒ／Ｗがトレースメモリ４４に伝達さ
れ、トレース情報の読出し及び追加書込みが可能とされ
る。

【００２２】トレース開始前には、ＭＭＣＵ１６よりク
ロックセレクタ４７を介して任意のサンプルクロックを
選択、設定した後、ターゲットプログラムを実行すれば
良い。また、様々なサンプルクロックのタイミングに対
して常に安定したトレース取得を行うために、２段目の
ラッチ回路４８、５５でトレースデータを保持した後に
実際のトレースメモリ４４に対してデータ書込みが行わ
れる。

【００２３】上記実施例によれば以下の作用効果が得ら
れる。

【００２４】（１）従来技術に従えば、トレース対象と
される全ての信号のサンプリングがシステムクロックＳ
ＣＫに基づいて行われていたため、しかもそのようなタ
イミングが固定的であったため、ターゲットシステムか
ら入力されてくる信号のタイミングによっては、トレー
ス情報として記録されない場合や、次のサイクル分のデ
ータとして扱われることがあるが、上記実施例によれ
ば、サンプリング手段としてラッチ回路４９、５４を設
け、それの動作クロックとして、セレクタ４７によって
選択されたものを使用するようにしているので、ターゲ
ットシステムから入力されてくる様々な信号のタイミン
グに合わせて、サンプルクロック信号をユーザが指定可
能となるために、タイミング評価はもとより、従来のエ
ミュレータ等では検出（トレース）不可能であった信号
のトレースが可能となる。そしてそのようなトレースが
可能とされることにより、デバッグ効率の向上を図るこ
とができる。

【００２５】（２）また、サンプリングタイミングを適
宜に切換えてトレースし、その結果を比較するようにす
れば、マージンチェックが可能である。

【００２６】以上本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、本
発明の要旨を逸脱しない範囲において種々変更可能であ
る。

【００２７】上記実施例では、複数のサンプルクロック
の中から必要なクロックを選択して使用する場合につい
て説明したが、トレースメモリを複数個配置し、互いに
異なるクロックでサンプルした結果を、対応するトレー
スメモリへ書込み、トレースデータ表示の際に、上記複
数のトレースメモリの蓄積情報を選択的に表示するよう
にしてもよい。

【００２８】また、上記実施例では、クロック源４５、
４６やカウンタ５６、５７を備えたものについて説明し
たが、システムクロックＳＣＫを適宜に分周することに
よって、当該システムクロックＳＣＫとは異なるクロッ
クを生成しても良いし、互いに異なる複数のクロック信
号を全てエミュレータの外部から供給するようにしても
よい。

【００２９】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３０】例えば、デバッグ目的の信号に応じてその
トレース用サンプリングクロックを任意に選択可能とな
り、システムデバッグの効率向上を図ることができる。

【００３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインサ
ーキット・エミュレータに適用した場合について説明し
たが、本発明はそれに限定されるものではなく、テスタ
ー、及びロジックアナライザやその他のエミュレーショ
ンシステムに適用することができる。

【００３２】本発明は、少なくともサンプリングされた
信号を蓄えるためのメモリを含むことを条件に適用する
ことができる。

【００３３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３４】すなわち、サンプリングタイミング変更手
段を含むことにより、サンプリング手段によるサンプリ
ングのタイミングを、デバッグの目的とされる信号に応
じて変更することができるので、ターゲットシステムの
実際の動作を正しく把握することができ、それによりシ
ステムデバッグの効率向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるインサーキット・エミ
ュレータの主要部構成ブロック図である。

【図２】上記インサーキット・エミュレータを含むマイ
クロコンピュータ開発用システムのブロック図である。

【図３】上記インサーキット・エミュレータの全体的な
構成ブロック図である。

【符号の説明】

１ システム開発装置 ２ インサーキット・エミュレータ ３ 応用機器 ４ ケーブル ４ａ プラグ ５ ソケット １０ コンソール １１ ＳＭＣＵ １２ エミュレーション制御部 １３ ブレーク制御部 １４ トレースメモリ部 １５ 代行メモリ部 １６ ＭＭＣＵ １７ シリアルインタフェース １８ インタフェース １９ プローブ ２１ スレーブバス ２２ マスタバス ３０ スレーブデータバス ３１ スレーブコントロールバス ３２ スレーブアドレスバス ３３ マスタデータバス ３４ マスタアドレスバス ３５ 外部プローブ情報 ４１ トレース制御部 ４２，４３ マルチプレクサ ４４ トレースメモリ ４５，４６ クロック源 ４７ クロックセレクタ ４８，４９，５４，５５ ラッチ回路 ５１ メモリデータバス ５２ トレースカウンタ ５３ メモリアドレスバス ５６ カウンタ ５７ カウンタ ５８ バッファ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 エミュレーション実行中の各種信号をサ
   ンプリングするためのサンプリング手段と、このサンプ
   リング手段によってサンプリングされた信号を蓄えるた
   めのトレースメモリとを含むエミュレータにおいて、上
   記サンプリングのタイミングを変更するためのサンプリ
   ングタイミング変更手段を含むことを特徴とするエミュ
   レータ。
2. 【請求項２】 上記サンプリング手段は、入力されるク
   ロック信号のタイミングで入力信号をラッチするための
   ラッチ回路を含む請求項１記載のエミュレータ。
3. 【請求項３】 上記サンプリングタイミング変更手段
   は、互いに異なる複数のクロック信号から上記サンプリ
   ングに関与させるクロック信号を選択するためのセレク
   タを含む請求項１又は２記載のエミュレータ。
4. 【請求項４】 上記サンプリング手段によるサンプリン
   グ対象を、エミュレータ本体の外部から与えられる信号
   とした請求項１乃至３のいずれか１項に記載のエミュレ
   ータ。