JPS5840642A - エミユレ−タクロツク回路 - Google Patents
エミユレ−タクロツク回路Info
- Publication number
- JPS5840642A JPS5840642A JP56138542A JP13854281A JPS5840642A JP S5840642 A JPS5840642 A JP S5840642A JP 56138542 A JP56138542 A JP 56138542A JP 13854281 A JP13854281 A JP 13854281A JP S5840642 A JPS5840642 A JP S5840642A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- microprocessor
- emulator
- target system
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、エミエレータクロック回路、特にターゲット
システムのマイクロプロセッサに置き換えられた他のマ
イクロプロセッサの動作タイミングをとるクロックに対
し、その発振局波数を制御可能な可変発振回路を用い、
ターゲットシステムの動作解析（ハードウェア及びソフ
トウェアの両者を含む）を行なうようにしたマイクロプ
ロセッサ機器開発システムのエミエレータクロック（ロ
）路に関するものでるる〇 最近のエレクトロニクス産業、殊にマイクロプロセッサ
を使用した応用機器の発展は目覚ましい。
システムのマイクロプロセッサに置き換えられた他のマ
イクロプロセッサの動作タイミングをとるクロックに対
し、その発振局波数を制御可能な可変発振回路を用い、
ターゲットシステムの動作解析（ハードウェア及びソフ
トウェアの両者を含む）を行なうようにしたマイクロプ
ロセッサ機器開発システムのエミエレータクロック（ロ
）路に関するものでるる〇 最近のエレクトロニクス産業、殊にマイクロプロセッサ
を使用した応用機器の発展は目覚ましい。
そしてマイクロプロセッサを使用した機器のハードウェ
ア及びそれを働かせるソフトウェアが共に正確にそれぞ
れイの機能を発揮することによってシステムは所期の目
的を達成することができる０このようにマイクロプロセ
ッサを使用した応用機器のハードウェア及びソフトウェ
アの動作機能を調べる装置の一つとしてエミーレータが
ある。ｍｌ図は工ば−レータシステムの構成を説明して
いる説明図を示しており、エミュレータ本体１はエミュ
レータボッド２を介してターゲットシステム３に接続さ
れる。クーゲットシステム３．内にはマイクロプロセッ
サ４の動作タイミングを定める多口ツク発生回路５があ
り、該クロック発生回路５で発振する周波数のクロック
でマイクロプロセッサ４の動作周期が規制される。ター
ゲットシステム３のエミーレ シ■ンを行なう場合、当
該マイクロプロセッサ４を取シ外ずし、該マイクロ７ｃ
＋−１＝ツサ４のａ機に合致したマイクロプロセッサ６
とクロック発生回路７とをエミュレータ「ポボツド２内
に用意しておき、−発されたソフトウェア（プログラム
）を上す己エミーレータ「ンボツド２内のマイクロプロ
セッサ６でターゲットシステム３０マイクロプロセツサ
４に換え実行し、クーゲットシステム３のノー−ドウエ
アや上記開発されたソフトウェアの命令が確爽に動作し
ている〃・どうかをエミュレータ本体１で確−している
０このようにエミュレータボッド２内にマイクロプロセ
ッサ６の動作タイミングをはかるクロック発生回路７を
内蔵していると、ターゲットシステム３なしでも開発さ
れたプログラムを走らすことができ、従がってソフトウ
ェアのデパックが可能となること、またエミュレータボ
ッド２内のクロック発生回路７におけるクロックの発振
周波数をターゲットシステム３内のクロック発生回路５
におけるクロックとＮ−の発振周波数にしておけば、実
時間処理ができること、更にエミュレータシステムを接
続することによりターゲットシステム３内のクロック発
生回路５に変−を来たし、当該クロック発生回路５のク
ロックを使用できない事態が発生した場合、エミュレー
タボッド２内のクロック発生回路７のクロックを用いて
ターゲットシステム管動作させることができる等の理由
によｐ、エミュレータシステムにクロック発生回路７を
内蔵しているのが通常である〇 ところで、従来のエミュレータシステムにおける上記ク
ロック発生回路７のクロック発振周波数はターゲットシ
ステム３の動作タイミングを規制するクロックに対応し
てそれぞれ所定の発振周波数に固定されている。同−機
種のマイクロプロセッサを使用しているマイクロプロセ
ッサ応用機器においてもユーザの使用目的等に応じてそ
のシステムに適合した発振周波数のクロックが種々用い
られているため、例えば非常に速いクロックを使用して
いるマイクロプロセッサ応用機器に適合したエミーレー
タを遅いクロックを使用しているマイクロプロセッサ応
用機器に用いたとき、骸遅いクロックを使用しているマ
イクロプロセッサ応用機器はその速い発振周波数のクロ
ックに応答できず、その動作が停止してしまう。また逆
に遅いクロックのマイクロプロセッサ応用機器に適合し
たエミュレータを速いクロックのマイクロプロセッサ応
用機器に使用しまたとき、例えばソフトウェアのデバッ
グの処理時間が長くかかり、また実時間で実行されてい
ないので時間的関係を必要とする場合のトレースができ
なくなってしまう欠点か上記クロック発生回路７のクロ
ック発振周波数を固だ化することにより生じていた。
ア及びそれを働かせるソフトウェアが共に正確にそれぞ
れイの機能を発揮することによってシステムは所期の目
的を達成することができる０このようにマイクロプロセ
ッサを使用した応用機器のハードウェア及びソフトウェ
アの動作機能を調べる装置の一つとしてエミーレータが
ある。ｍｌ図は工ば−レータシステムの構成を説明して
いる説明図を示しており、エミュレータ本体１はエミュ
レータボッド２を介してターゲットシステム３に接続さ
れる。クーゲットシステム３．内にはマイクロプロセッ
サ４の動作タイミングを定める多口ツク発生回路５があ
り、該クロック発生回路５で発振する周波数のクロック
でマイクロプロセッサ４の動作周期が規制される。ター
ゲットシステム３のエミーレ シ■ンを行なう場合、当
該マイクロプロセッサ４を取シ外ずし、該マイクロ７ｃ
＋−１＝ツサ４のａ機に合致したマイクロプロセッサ６
とクロック発生回路７とをエミュレータ「ポボツド２内
に用意しておき、−発されたソフトウェア（プログラム
）を上す己エミーレータ「ンボツド２内のマイクロプロ
セッサ６でターゲットシステム３０マイクロプロセツサ
４に換え実行し、クーゲットシステム３のノー−ドウエ
アや上記開発されたソフトウェアの命令が確爽に動作し
ている〃・どうかをエミュレータ本体１で確−している
０このようにエミュレータボッド２内にマイクロプロセ
ッサ６の動作タイミングをはかるクロック発生回路７を
内蔵していると、ターゲットシステム３なしでも開発さ
れたプログラムを走らすことができ、従がってソフトウ
ェアのデパックが可能となること、またエミュレータボ
ッド２内のクロック発生回路７におけるクロックの発振
周波数をターゲットシステム３内のクロック発生回路５
におけるクロックとＮ−の発振周波数にしておけば、実
時間処理ができること、更にエミュレータシステムを接
続することによりターゲットシステム３内のクロック発
生回路５に変−を来たし、当該クロック発生回路５のク
ロックを使用できない事態が発生した場合、エミュレー
タボッド２内のクロック発生回路７のクロックを用いて
ターゲットシステム管動作させることができる等の理由
によｐ、エミュレータシステムにクロック発生回路７を
内蔵しているのが通常である〇 ところで、従来のエミュレータシステムにおける上記ク
ロック発生回路７のクロック発振周波数はターゲットシ
ステム３の動作タイミングを規制するクロックに対応し
てそれぞれ所定の発振周波数に固定されている。同−機
種のマイクロプロセッサを使用しているマイクロプロセ
ッサ応用機器においてもユーザの使用目的等に応じてそ
のシステムに適合した発振周波数のクロックが種々用い
られているため、例えば非常に速いクロックを使用して
いるマイクロプロセッサ応用機器に適合したエミーレー
タを遅いクロックを使用しているマイクロプロセッサ応
用機器に用いたとき、骸遅いクロックを使用しているマ
イクロプロセッサ応用機器はその速い発振周波数のクロ
ックに応答できず、その動作が停止してしまう。また逆
に遅いクロックのマイクロプロセッサ応用機器に適合し
たエミュレータを速いクロックのマイクロプロセッサ応
用機器に使用しまたとき、例えばソフトウェアのデバッ
グの処理時間が長くかかり、また実時間で実行されてい
ないので時間的関係を必要とする場合のトレースができ
なくなってしまう欠点か上記クロック発生回路７のクロ
ック発振周波数を固だ化することにより生じていた。
本発明は、上記の欠点を解決することを目的としておシ
、エミュレータ側に設けられるクロック発生回路のクロ
ック発振周波数を制御可能な可変発伽器を用いて発振さ
せることにより、クロックを異にする同一機種のマイク
ロプロセッサ応用機器に対し同一のエミーレータで対処
可能な工１ミーレータク四ツク囲路を提供することを目
的としている。そしてそのため本発明のエミュレータク
ロック回路はターゲットシステム内のマイクロプロセッ
サを四−横槍の他のマイクロプロセッサに置き換えてタ
ーゲットシステムの動作・解析を行なうマイクロプロセ
ッサ機器開発システムのエミュレータボッドにおいて、
ターゲットシステムのマイクロプロセッサと置換される
べき同−機種のマイクロプロセッサと、該マイクロプロ
セッサの動作タイミングを規制する内部クロック発生回
路でおってその発振クロックの周波数が可変となる内部
クロック発生回路と、ターゲットシステムのクロックと
上記内部クロック発生回路から発生した内部クロックと
の切換を行なうクロック切換回路と、該切換回路の切換
制御を行なうと共に内部クロック発生回路から発生する
内部クロックの発振周波数を可変に制御する制御回路と
を備え、内部クロックの発振周波数を可変としたことを
特髄としている。以下第２図の図面を参照しながら脱明
する０第２図は本発明に係るエミュレータクロック回路
の一冥施例構成を示しており、図中、符号８はエミュレ
ータボツド、９はマイクロプロセッサ、１０は内部クロ
ック発生回路、１１は制御回路、１２はクロック切換回
路をそれぞれ衆わしているＯエミュレータボッド８は第
１図のエミュレータボッド２に対応するものである。
、エミュレータ側に設けられるクロック発生回路のクロ
ック発振周波数を制御可能な可変発伽器を用いて発振さ
せることにより、クロックを異にする同一機種のマイク
ロプロセッサ応用機器に対し同一のエミーレータで対処
可能な工１ミーレータク四ツク囲路を提供することを目
的としている。そしてそのため本発明のエミュレータク
ロック回路はターゲットシステム内のマイクロプロセッ
サを四−横槍の他のマイクロプロセッサに置き換えてタ
ーゲットシステムの動作・解析を行なうマイクロプロセ
ッサ機器開発システムのエミュレータボッドにおいて、
ターゲットシステムのマイクロプロセッサと置換される
べき同−機種のマイクロプロセッサと、該マイクロプロ
セッサの動作タイミングを規制する内部クロック発生回
路でおってその発振クロックの周波数が可変となる内部
クロック発生回路と、ターゲットシステムのクロックと
上記内部クロック発生回路から発生した内部クロックと
の切換を行なうクロック切換回路と、該切換回路の切換
制御を行なうと共に内部クロック発生回路から発生する
内部クロックの発振周波数を可変に制御する制御回路と
を備え、内部クロックの発振周波数を可変としたことを
特髄としている。以下第２図の図面を参照しながら脱明
する０第２図は本発明に係るエミュレータクロック回路
の一冥施例構成を示しており、図中、符号８はエミュレ
ータボツド、９はマイクロプロセッサ、１０は内部クロ
ック発生回路、１１は制御回路、１２はクロック切換回
路をそれぞれ衆わしているＯエミュレータボッド８は第
１図のエミュレータボッド２に対応するものである。
マイクロプロセッサ９はターゲットシステム３内のマイ
クロプロセッサ４に換え用いられるものであ、Ｌ第ｘ図
のマイクロプロセッサ６に対応する。そしてこのマイク
ロプロセッサ９龜マイクロプロセツサ４と同−横槍のマ
イクロプロセッサが使用される。新しく開発されたソフ
トウェアを当該マイクロプロセッサ９と図示されていな
いメモリ上で実行し当該ソフトウェアのデバッグやター
ゲットシステム３のハードウェアの動作機能が確認され
る。
クロプロセッサ４に換え用いられるものであ、Ｌ第ｘ図
のマイクロプロセッサ６に対応する。そしてこのマイク
ロプロセッサ９龜マイクロプロセツサ４と同−横槍のマ
イクロプロセッサが使用される。新しく開発されたソフ
トウェアを当該マイクロプロセッサ９と図示されていな
いメモリ上で実行し当該ソフトウェアのデバッグやター
ゲットシステム３のハードウェアの動作機能が確認され
る。
Ｆｕｌｌクロック発生（ロ）路１０は制御可能な可変発
振器であって、例えばシンセサイザ等が用いられる＠内
部クロック発生回１１ｉ６９から発生される内部クロッ
クの発畿周波数は例えば、３００ＫＨ１ないし１０ＭＨ
ｍの範囲を１ＫＨｉステツプで可変される。
振器であって、例えばシンセサイザ等が用いられる＠内
部クロック発生回１１ｉ６９から発生される内部クロッ
クの発畿周波数は例えば、３００ＫＨ１ないし１０ＭＨ
ｍの範囲を１ＫＨｉステツプで可変される。
このクロックの発振周波数は制御回路１１により路１０
から発生される内部クロ２りの発振周波数を可変にする
と共に、クロック切換回路１２を制御しマイクロプロセ
ッサ９の動作タイミングを規制するクロックを内部クロ
ック発生回路ｌＯで発生した内部クロックにするかター
ゲットシステムのクロックにするかを決定する＠ 次に本＠明のエミュレータクロック（ロ）路の動作を貌
明すると、当該エミュレータクロック回路を備えたエミ
ュレータボッド８は第１図図示の如く工建エレータ本体
ｌとターゲットシステム３との間に接続され、マイクロ
プロセッサ９がターゲットシステム３内のマイクロプロ
セッサ４に置き換られ該マイクロプロセッサ９とエミュ
レータ本体１内に設けられたメモリ（図示されていない
）とで開発されたソフトウェアを実行する。この際マイ
クロプロセッサ９の動作タイミングをとるクロックをエ
ミーレータボッド８内の内部クロック発生回路１０から
発生する内部クロッ、りを用いる場合、制御回路１１は
クロック切換回路１２により内部クロック発生回路１ｏ
で発生じた内部クロックがマイクロプロセッサ９に入力
するように匍」御する。内部クロック発生回ＭＩＯは上
記脱明の如くクロックの発振周波数が可変となるシンセ
サイザが用いられているので、制御回路１１からの制御
信号によジターゲットシステム３の発振回路５における
クロック発振周波数と同一、またはは＼同一ノクロック
発振周波数を発生させることができる。従がってターゲ
ットシステム３のクロック発生回路５におけるクロック
発振崗波叙がターゲットシステム毎にそのクロックが異
なってｂても、ターゲットシステムに使用きれているク
ロックを発生させ、実時間で開発中のソフトウェアを走
らせデバッグ作業を行なうことができ、またターゲット
システムのハードウェアの動作機能のＭ＆ａ？を行なう
こともできる。
から発生される内部クロ２りの発振周波数を可変にする
と共に、クロック切換回路１２を制御しマイクロプロセ
ッサ９の動作タイミングを規制するクロックを内部クロ
ック発生回路ｌＯで発生した内部クロックにするかター
ゲットシステムのクロックにするかを決定する＠ 次に本＠明のエミュレータクロック（ロ）路の動作を貌
明すると、当該エミュレータクロック回路を備えたエミ
ュレータボッド８は第１図図示の如く工建エレータ本体
ｌとターゲットシステム３との間に接続され、マイクロ
プロセッサ９がターゲットシステム３内のマイクロプロ
セッサ４に置き換られ該マイクロプロセッサ９とエミュ
レータ本体１内に設けられたメモリ（図示されていない
）とで開発されたソフトウェアを実行する。この際マイ
クロプロセッサ９の動作タイミングをとるクロックをエ
ミーレータボッド８内の内部クロック発生回路１０から
発生する内部クロッ、りを用いる場合、制御回路１１は
クロック切換回路１２により内部クロック発生回路１ｏ
で発生じた内部クロックがマイクロプロセッサ９に入力
するように匍」御する。内部クロック発生回ＭＩＯは上
記脱明の如くクロックの発振周波数が可変となるシンセ
サイザが用いられているので、制御回路１１からの制御
信号によジターゲットシステム３の発振回路５における
クロック発振周波数と同一、またはは＼同一ノクロック
発振周波数を発生させることができる。従がってターゲ
ットシステム３のクロック発生回路５におけるクロック
発振崗波叙がターゲットシステム毎にそのクロックが異
なってｂても、ターゲットシステムに使用きれているク
ロックを発生させ、実時間で開発中のソフトウェアを走
らせデバッグ作業を行なうことができ、またターゲット
システムのハードウェアの動作機能のＭ＆ａ？を行なう
こともできる。
また必要に応じターゲットシステム３のクロック発生回
路５で発生するクロックでマイクロプロセッサ９の１８
作タイミングをとる場合、制御回路１１によシ、上記ク
ロックがマイクロプロセッサ９に入力するように制御さ
れる。
路５で発生するクロックでマイクロプロセッサ９の１８
作タイミングをとる場合、制御回路１１によシ、上記ク
ロックがマイクロプロセッサ９に入力するように制御さ
れる。
なおここで内部クロック発生回路ｌＯは必ずしもエミー
レータボッド８内に設けなければならないものではなく
、エミュレータ本体１内に設はケーブルを介してクロッ
ク切換回路１２へ接続することも可能である０しかしな
がら、ターゲットシステム３のマイクロプロセッサ４に
＊＠Ｈ見られるマイクロプロセッサ９７ｒｉ応答速度を
落さないため、或いはケーブルの伝送谷′ｊ１等で１醤
を受けることを回避すること等から、できるだけターゲ
ットシステム３０マイクロノロセツプ４に近い位置に設
置すべくエミュレータボッド８’）［４プているもので
あるから、マイクロプロセッサ９の動作タイミングをと
るＦｕｌｌクロック発生回路１０もｂｗマイクロプロセ
ッサ９の近傍に配置するのが一般的と考えられる（・ 以上説明した如く、本発明によれば、ターゲットシステ
ムのマイクロノロセッサに置き換られるマイクロプロセ
ッサに対しその動作タイミングをとる内部クロック発生
回路のクロック発振周波数を制御ｌ可能としたことによ
シ、クロック周波数を異にするいずれのターゲットシス
テムに対しても対処することが可能となり、異な−・六
クロック周波数毎に対応−したエミ・レータボッドを必
資としなくなり、１個のエミ・レータホットで済ますこ
とができる。ｌたターゲットシステムかなくてもソフト
ウェアを任意のクロック庵波数で走らせることができる
ので、ソフトウェアのデパック作条が効率よく実行され
得る。
レータボッド８内に設けなければならないものではなく
、エミュレータ本体１内に設はケーブルを介してクロッ
ク切換回路１２へ接続することも可能である０しかしな
がら、ターゲットシステム３のマイクロプロセッサ４に
＊＠Ｈ見られるマイクロプロセッサ９７ｒｉ応答速度を
落さないため、或いはケーブルの伝送谷′ｊ１等で１醤
を受けることを回避すること等から、できるだけターゲ
ットシステム３０マイクロノロセツプ４に近い位置に設
置すべくエミュレータボッド８’）［４プているもので
あるから、マイクロプロセッサ９の動作タイミングをと
るＦｕｌｌクロック発生回路１０もｂｗマイクロプロセ
ッサ９の近傍に配置するのが一般的と考えられる（・ 以上説明した如く、本発明によれば、ターゲットシステ
ムのマイクロノロセッサに置き換られるマイクロプロセ
ッサに対しその動作タイミングをとる内部クロック発生
回路のクロック発振周波数を制御ｌ可能としたことによ
シ、クロック周波数を異にするいずれのターゲットシス
テムに対しても対処することが可能となり、異な−・六
クロック周波数毎に対応−したエミ・レータボッドを必
資としなくなり、１個のエミ・レータホットで済ますこ
とができる。ｌたターゲットシステムかなくてもソフト
ウェアを任意のクロック庵波数で走らせることができる
ので、ソフトウェアのデパック作条が効率よく実行され
得る。
ｔｓ１図はエミーレータシステムの物取を説明している
説明図、第２因は本発明に係るエミーレータクロック回
路の一実施例構成を示している。
説明図、第２因は本発明に係るエミーレータクロック回
路の一実施例構成を示している。
Claims (1)
- ターゲットシステム内のマイクロプロセッサを四−ｆＩ
Ａｍの他のマイクロプロセッサで置き換えてターゲット
システムの動作解析を行なうマイクロプロセッサ機器開
発システムのエミーレータホッドにおいて：ターゲット
システムのマイクロプロセッサと直換されるべき同一機
軸のマイクロプロセッサと；鋏マイクロプロセッサの動
作タイミングを規制する内部クロック発生回路であって
その発振クロックの周波数が可変となる内部クロック発
生回路と；ターゲットシステムのクロックと上記内部ク
ロック発生回路から発生した内部クロックとの切換を行
なうクロック切換回路と；該クロック切換回路の切！ｊ
ｌＬ ｆｌＪ １１を行なうと共に内地クロック発生回
路から発生する内部クロックの発振周波数を可変に制御
する制御回路とを備え、内部クロックの発掘周波数を可
変とし九ことを％徴とする二電エレーククロック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138542A JPS5840642A (ja) | 1981-09-04 | 1981-09-04 | エミユレ−タクロツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138542A JPS5840642A (ja) | 1981-09-04 | 1981-09-04 | エミユレ−タクロツク回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840642A true JPS5840642A (ja) | 1983-03-09 |
| JPH0115096B2 JPH0115096B2 (ja) | 1989-03-15 |
Family
ID=15224582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138542A Granted JPS5840642A (ja) | 1981-09-04 | 1981-09-04 | エミユレ−タクロツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840642A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293735A (ja) * | 1988-09-29 | 1990-04-04 | Nec Corp | マイクロプロセッサ開発支援装置 |
| JPH02302837A (ja) * | 1989-05-18 | 1990-12-14 | Hitachi Ltd | エミュレータ |
| US6553506B1 (en) | 1998-03-31 | 2003-04-22 | Seiko Epson Corporation | Information processing device and electronic equipment |
| US6647012B1 (en) | 1998-09-07 | 2003-11-11 | Fujitsu Limited | Interface apparatus and frequency-fluctuation test method |
| US7120831B2 (en) | 2002-10-16 | 2006-10-10 | Renesas Technology Corp. | In-circuit emulator system with changeable clock frequency |
| KR20200085344A (ko) | 2017-12-26 | 2020-07-14 | 미쓰보 시베루토 가부시키 가이샤 | 양면 톱니 벨트 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11207034A (ja) * | 1997-11-20 | 1999-08-03 | Nintendo Co Ltd | 異なる種類のゲーム機間でバックアップデータを利用して プレイ可能なゲームシステム |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50122140A (ja) * | 1974-03-12 | 1975-09-25 | ||
| JPS5533258A (en) * | 1978-08-30 | 1980-03-08 | Fujitsu Ltd | Clock control system |
| JPS5563446A (en) * | 1978-11-07 | 1980-05-13 | Toshiba Corp | Clock control system in board inspection |
| JPS5574618A (en) * | 1978-11-29 | 1980-06-05 | Nippon Denso Co Ltd | Operating frequency selector for digital computer |
| JPS5614353A (en) * | 1979-07-12 | 1981-02-12 | Fujitsu Ltd | Control clock switching system |
-
1981
- 1981-09-04 JP JP56138542A patent/JPS5840642A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50122140A (ja) * | 1974-03-12 | 1975-09-25 | ||
| JPS5533258A (en) * | 1978-08-30 | 1980-03-08 | Fujitsu Ltd | Clock control system |
| JPS5563446A (en) * | 1978-11-07 | 1980-05-13 | Toshiba Corp | Clock control system in board inspection |
| JPS5574618A (en) * | 1978-11-29 | 1980-06-05 | Nippon Denso Co Ltd | Operating frequency selector for digital computer |
| JPS5614353A (en) * | 1979-07-12 | 1981-02-12 | Fujitsu Ltd | Control clock switching system |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293735A (ja) * | 1988-09-29 | 1990-04-04 | Nec Corp | マイクロプロセッサ開発支援装置 |
| JPH02302837A (ja) * | 1989-05-18 | 1990-12-14 | Hitachi Ltd | エミュレータ |
| US6553506B1 (en) | 1998-03-31 | 2003-04-22 | Seiko Epson Corporation | Information processing device and electronic equipment |
| WO2004102387A1 (ja) * | 1998-03-31 | 2004-11-25 | Yoichi Hijikata | 情報処理装置及び電子機器 |
| US6647012B1 (en) | 1998-09-07 | 2003-11-11 | Fujitsu Limited | Interface apparatus and frequency-fluctuation test method |
| US7120831B2 (en) | 2002-10-16 | 2006-10-10 | Renesas Technology Corp. | In-circuit emulator system with changeable clock frequency |
| KR20200085344A (ko) | 2017-12-26 | 2020-07-14 | 미쓰보 시베루토 가부시키 가이샤 | 양면 톱니 벨트 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0115096B2 (ja) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104460646B (zh) | 用于对虚拟控制器进行实时测试的测试装置 | |
| KR910017301A (ko) | 제어 집중 시스템 | |
| JPS5840642A (ja) | エミユレ−タクロツク回路 | |
| US5404526A (en) | Improved method for accessing machine state information | |
| CN101739473A (zh) | 电路模拟仿真系统 | |
| JP3358123B2 (ja) | コントローラの入出力シミュレート方法および装置 | |
| JP2001195275A (ja) | 半導体試験装置のプログラム実行方式 | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| WO2002063473A1 (fr) | Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation | |
| JPH0471039A (ja) | マイクロプロセッサ搭載回路のデバッグ装置及びデバッグ方法 | |
| KR100196526B1 (ko) | 에뮬레이션을 위한 실시간 제어시스템 | |
| JP2601066B2 (ja) | 楽音制御装置 | |
| KR100200712B1 (ko) | 노-타겟 시스템의 프로그램 디버깅 장치 | |
| JPH0863368A (ja) | エミュレータおよびマイクロコンピュータ | |
| JPH03286341A (ja) | Ｍｐｕ周辺回路解析装置 | |
| JPH03201156A (ja) | 演算処理装置の制御装置 | |
| JPH10320245A (ja) | 計算機性能評価装置 | |
| JPH0830483A (ja) | エミュレータ | |
| JPH04152432A (ja) | パイプライン | |
| JPS6326741A (ja) | デ−タ処理装置の試験装置 | |
| JPH10254510A (ja) | シーケンサ | |
| JP2004046716A (ja) | デバッグ装置 | |
| JPH04369044A (ja) | コンピュータ用テスト装置 | |
| Ling et al. | A digital signal processor network for robot axis control | |
| JPH0351925A (ja) | マイクロプロセッサシミュレータ装置 |