JPH0863368A - エミュレータおよびマイクロコンピュータ - Google Patents

エミュレータおよびマイクロコンピュータ

Info

Publication number
JPH0863368A
JPH0863368A JP6197111A JP19711194A JPH0863368A JP H0863368 A JPH0863368 A JP H0863368A JP 6197111 A JP6197111 A JP 6197111A JP 19711194 A JP19711194 A JP 19711194A JP H0863368 A JPH0863368 A JP H0863368A
Authority
JP
Japan
Prior art keywords
microcomputer
emulator
program
mcu
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6197111A
Other languages
English (en)
Inventor
Shunichi Okuyama
春一 奥山
Keiko Yoshioka
桂子 吉岡
Takehiko Yamashita
岳彦 山下
Masaki Igarashi
正樹 五十嵐
Ryoichi Sano
亮一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6197111A priority Critical patent/JPH0863368A/ja
Publication of JPH0863368A publication Critical patent/JPH0863368A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 高速なマイクロコンピュータのリアルタイム
エミュレーション、リアルタイムトレースを、エミュレ
ータ側の信号はユーザシステムの動作に不要な構成とす
ることで高速化対応を可能とするエミュレータを提供す
る。 【構成】 MCU5が実装されるユーザシステム1と、
MCU5の外部バス信号をサンプリングするサンプリン
グボード2と、MCU5の命令実行をシミュレーション
するホストシステム3などから構成されるエミュレータ
であって、このMCU5には実行制御を行うデバッグ用
プログラムを格納するROM8が含まれ、またホストシ
ステム3には、MCUのシミュレータソフト12、ユー
ザが開発したユーザプログラム13と合成回路14が備
えられ、シミュレータソフト12およびユーザプログラ
ム13と照らし合わせる形でMCU5のプログラム実行
状態、レジスタ、内部メモリ内のデータが再現される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
開発装置に関し、たとえばマイクロコンピュータシステ
ム、産業機器、家庭用電気製品などの製品開発に利用で
き、特に高速化対応のマイクロコンピュータのリアルタ
イムエミュレーションとリアルタイムトレースとの実現
が可能なエミュレータおよびマイクロコンピュータに適
用して有効な技術に関する。
【0002】
【従来の技術】たとえば、マイクロコンピュータ開発装
置において、このマイクロコンピュータ内のプログラム
の実行結果を検証するためには、マイクロコンピュータ
と同等の機能を持ち、かつ内部RAM、I/Oなどにア
クセスする際の内部バス状態を外部から確認できるエミ
ュレータが一般的に用いられている。
【0003】このエミュレータは、ユーザが開発しよう
とするシステムにマイクロコンピュータの代替品として
接続され、演算・周辺回路へのアクセスなどを行い、そ
の実行結果をトレースメモリに保存しておくことでユー
ザのデバッグをサポートするものである。
【0004】なお、このようなエミュレータに関する技
術としては、たとえば社団法人電子通信学会編、昭和5
9年11月30日発行の「LSIハンドブック」P55
9〜P565などに記載されている。
【0005】
【発明が解決しようとする課題】ところが、前記のよう
なエミュレータにおいては、マイクロコンピュータシス
テムに接続され、情報を取得し、かつ演算結果などを出
力することで周辺回路を動作させているので、エミュレ
ータ自体の演算性能、各接続部の伝播遅延などが高速化
のネックとなっており、たとえばスピードが追いつかず
に周辺回路が誤動作するなどの問題が生じている。
【0006】また、マイクロコンピュータの内部動作を
ソフトウェアで再現するシミュレータソフトは、実際に
ユーザが開発したシステムを制御することができないた
めに、プログラムのデバッグのみしか行えず、また非同
期で発生する割り込みに対する動作が確認できないなど
の欠点がある。
【0007】さらに、逆アセンブル機能を持つロジック
アナライザなども存在するが、これはマイクロコンピュ
ータのデータバス、アドレスバスの状態からマイクロコ
ンピュータがフェッチしたオペコード、オペランドを表
示するもので、マイクロコンピュータ内部のRAM、レ
ジスタの動作までは再現できない。
【0008】そこで、本発明の目的は、上記理由により
今後対応が困難と思われる高速なマイクロコンピュータ
のリアルタイムエミュレーション、リアルタイムトレー
スを、エミュレーションはユーザシステム上のマイクロ
コンピュータが行い、トレースデータは外部のシミュレ
ーション手段で作成することで高速化対応を可能とする
ことができるエミュレータおよびマイクロコンピュータ
を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、本発明のエミュレータは、高速
なマイクロコンピュータのリアルタイムエミュレーショ
ンとリアルタイムトレースとを実現するものであり、ユ
ーザシステム上のマイクロコンピュータと、このマイク
ロコンピュータの外部バス信号をサンプリングする手段
と、マイクロコンピュータの命令実行をシミュレーショ
ンする手段とから構成し、エミュレーションにはユーザ
システム外とのデータ転送を不要とするものである。
【0012】この場合に、ターゲットマイクロコンピュ
ータのプログラムの実行/停止を制御するデバッグ支援
プログラムを、マイクロコンピュータに内蔵するか、も
しくはユーザシステム上に構築するようにしたものであ
る。
【0013】また、ターゲットマイクロコンピュータの
シミュレーションする手段を、ホストシステムとソフト
ウェアとの組み合わせ、もしくはハードウェアにより構
築するようにしたものである。
【0014】特に、デバッグ対象となるプログラムをユ
ーザシステム上に構築し、マイクロコンピュータおよび
ユーザシステムを動作させ、かつこのプログラムをシミ
ュレーションする手段上にも存在させ、シミュレーショ
ン用のソフトウェア/ハードウェアを動作させるように
したものである。
【0015】また、本発明のマイクロコンピュータは、
高速なマイクロコンピュータのリアルタイムエミュレー
ションとリアルタイムトレースとを実現する場合に適用
されるものであり、効率のよいデバッグを行うために、
プログラムの実行/停止を制御するデバッグ支援機能を
内蔵するものである。
【0016】
【作用】前記したエミュレータによれば、マイクロコン
ピュータ、サンプリングする手段およびシミュレーショ
ンする手段から構成され、たとえばトレース専用に内部
バス信号は出力しないマイクロコンピュータと、デバッ
グ支援プログラム(プログラムの実行/停止機能)をマ
イクロコンピュータ内のROMに内蔵し、ワークステー
ションなどのホストシステム、およびデータ取得用のサ
ンプリングボードでエミュレータを構成することによっ
て可能となる。
【0017】このエミュレータによるトレース情報は、
マイクロコンピュータに入力された信号データと、ホス
トシステム上のユーザプログラムをシミュレータソフト
でシミュレーションしたデータをもとに合成して作成す
ることができる。
【0018】また、このデータはマイクロコンピュータ
の全端子に入力される信号を取得するのみで、エミュレ
ータ側からユーザシステムに信号を出力することはない
ために、サンプリングボードとの接続遅延、ワークステ
ーション上のタイミング制約を受けることなく、トレー
ス情報を作成することができる。
【0019】従って、このエミュレータにおいては、内
部バス信号を出力しないマイクロコンピュータを用いる
ために、マイクロコンピュータとフットパターンが異な
る評価チップなどの特殊なハードウェアをユーザのシス
テムに実装する必要がなくなる。
【0020】さらに、エミュレータ側からの信号は、ユ
ーザシステムのマイクロコンピュータの動作に必要では
ないので(ただし、デバッグ用プログラムを制御するた
めにはホストシステムからユーザシステムへの制御信号
が必要である)、マイクロコンピュータの動作速度に関
わらずにトレース情報の取得が実現できる。
【0021】これにより、従来のようなエミュレータ自
体の演算性能、各接続部の伝播遅延などによる影響がな
く、マイクロコンピュータのリアルタイムトレースの実
現を、ユーザシステム側からエミュレータ側への一方向
のみのデータ転送とすることで、高速化への対応を容易
に可能とすることができる。
【0022】また、マイクロコンピュータ自体にデバッ
グ支援機能を内蔵することによって、ユーザは任意の場
所からプログラムの実行/停止を行うことができる。
【0023】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0024】図1は本発明の一実施例であるエミュレー
タを示す機能ブロック図である。
【0025】まず、図1により本実施例のエミュレータ
の構成を説明する。
【0026】本実施例のエミュレータは、たとえばユー
ザが開発しようとするシステム上に実装されたマイクロ
コンピュータに適用され、マイクロコンピュータが実装
されるユーザシステム1と、マイクロコンピュータの外
部バス信号をサンプリングするサンプリングボード(サ
ンプリングする手段)2と、マイクロコンピュータの命
令実行をシミュレーションするホストシステム(シミュ
レーションする手段)3と、デバッグプログラム制御用
のターミナル4とから構成されている。
【0027】ユーザシステム1は、アドレスバス、デー
タバス、各種ストローブ信号などの各種コントロールバ
スにより接続されるMCU(マイクロコンピュータ)5
と周辺回路6を備え、このユーザシステム1上に実装さ
れたMCU5には、内部に通常のCPU7および実行制
御を行うデバッグ用プログラムを格納するROM8、さ
らにデータなどを格納するRAM9などが含まれてい
る。
【0028】このMCU5は、トレース専用に内部バス
信号を出力せず、トレース情報出力用の専用端子が不要
で、通常のCPU7と同じ外形、端子配置を持つことが
可能となっている。このMCU5により、たとえば内蔵
するROM8もしくはユーザシステム1上に存在するユ
ーザが開発したプログラムが実行され、ユーザシステム
1が制御されるようになっている。
【0029】サンプリングボード2は、メモリ10およ
びタイミング発生器11を備え、MCU5の端子に接続
されているアドレスバス、データバス、各種コントロー
ルバスの信号が、タイミング発生器11のタイミングに
従って自身に搭載されるメモリ10に一時的に格納さ
れ、このサンプリングボード2内に取得されたバス情報
のデータは伝送経路を通じてホストシステム3に転送さ
れる。
【0030】ホストシステム3は、内部の記憶装置に格
納されているMCUのシミュレータソフト12、および
ユーザが開発したユーザプログラム13と合成回路14
を備え、合成回路14において、シミュレータソフト1
2およびユーザプログラム13と照らし合わせる形でソ
フト的にMCU5のプログラム実行状態、レジスタ、内
部メモリ内のデータが再現され、この結果がトレース情
報としてホストシステム3から出力される。
【0031】ターミナル4は、MCU5内のデバッグプ
ログラムを制御し、ユーザが任意にプログラムの実行/
停止を指定できるものであり、このターミナル4はトレ
ース情報作成用のホストシステム3と同一であっても構
わず、またユーザシステム1上にデバッグ用プログラム
を置かない場合には本ターミナル4は不要となる。
【0032】次に、本実施例の作用について、実際にM
CU5のリアルタイムエミュレーションとリアルタイム
トレースを実現する場合を説明する。
【0033】まず、ユーザシステム1において、MCU
5によりユーザが開発したプログラムを実行してユーザ
システム1を制御する。このプログラムの実行状態にお
いて、サンプリングボード2では、アドレスバス、デー
タバス、各種コントロールバスの信号を、タイミング発
生器11によって生成されたタイミングに従い、メモリ
10に一時的に格納する。そして、サンプリングボード
2内に取得され、メモリ10に格納されたバス情報のデ
ータをホストシステム3に転送する。
【0034】さらに、ホストシステム3において、MC
U5のシミュレータソフト12およびユーザが開発した
ユーザプログラム13と照らし合わせる形でMCU5の
プログラム実行状態、レジスタ、内部メモリ内のデータ
を再現する。そして、この結果をトレース情報としてホ
ストシステム3から出力する。
【0035】これにより、エミュレータによるトレース
情報を、MCU5に入力されたデータと、ホストシステ
ム3上のユーザプログラム13をシミュレータソフト1
2でシミュレーションしたデータをもとに合成して生成
することができる。
【0036】このトレース情報のデータは、MCU5に
入力される信号を取得するのみで、またユーザシステム
上のプログラム実行においてエミュレータ側からユーザ
システム1に信号を出力することはないために、サンプ
リングボード2との接続ケーブルにおける遅延、ホスト
システム3上の回路動作スペックなどにタイミングの制
約を受けることがない。
【0037】従って、本実施例のエミュレータによれ
ば、ユーザシステム1上に実装されるMCU5の外部バ
ス信号をサンプリングするサンプリングボード2、MC
U5の命令実行をシミュレーションするホストシステム
3などから構成され、内部バス信号を出力しないMCU
5を用いることにより、評価チップなどの特殊なハード
ウェアをユーザシステム1に実装する必要がなく、また
エミュレータ側からの信号はMCU5の動作に必要ない
ので、高速化対応のMCU5の動作速度に関わらずにト
レース情報を取得することができる。
【0038】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0039】たとえば、本実施例のエミュレータについ
ては、ホストシステム3の内部の記憶装置にMCU5の
シミュレータソフト12が格納される場合について説明
したが、本発明は前記実施例に限定されるものではな
く、シミュレータソフトウェアの部分をハードウェアに
よって構成する場合についても適用可能である。
【0040】この場合でも、各バスのデータはサンプリ
ングボードに取得され、それを用いて後からシミュレー
ション用ハードウェア上でトレース情報を作成するの
で、シミュレーション用ハードウェア自体は実際のMC
Uのように高速動作をする必要がないという利点があ
る。
【0041】また、本実施例におけるMCU5は、デバ
ッグ用プログラムを内蔵し、ユーザの指定に応じてプロ
グラムの実行/停止を制御できるものを想定している
が、このデバッグプログラムを内蔵しない通常のMCU
を搭載したユーザシステムにおいても、同様の方法でト
レース情報を作成することが可能である。
【0042】すなわち、プログラム実行制御(実行/停
止)は不可能となるが、最終形態のユーザシステムか
ら、単にMCUの全信号をサンプリングボードに入力す
るだけでトレースが行え、この場合も逆アセンブル機能
付きのロジックアナライザとは異なり、ターゲットMC
Uのシミュレーションソフトウェアおよびユーザプログ
ラムとの照合を行うので、MCUの内部動作まで完全に
再現できる。
【0043】さらに、プログラムの実行/停止を制御す
るデバッグ支援機能をMCU自体に内蔵することによっ
ても、前記実施例と同様にMCUのリアルタイムエミュ
レーション、リアルタイムトレースにおける高速化への
対応を容易に可能とすることができる。
【0044】以上のようなエミュレータは、マイクロコ
ンピュータシステム、産業機器、家庭用電気製品などの
製品開発に利用でき、これらの製品開発の中心となる高
速化対応のマイクロコンピュータのリアルタイムエミュ
レーションとリアルタイムトレースの実現を本実施例の
エミュレータの使用によって容易に可能とすることがで
きる。
【0045】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0046】(1).マイクロコンピュータにおける外部バ
ス信号をサンプリングする手段、命令実行をシミュレー
ションする手段から構成し、プログラムの実行/停止を
制御するデバッグ支援プログラムをマイクロコンピュー
タもしくはユーザシステム上に構築し、シミュレーショ
ンする手段をホストシステムとソフトウェアとの組み合
わせもしくはハードウェアによって構築することによ
り、リアルタイムエミュレーションにおいてはエミュレ
ータ側とのデータ転送を必要とせず、リアルタイムトレ
ースにおけるデータの転送方向を、マイクロコンピュー
タからサンプリングする手段、シミュレーションする手
段への一方向のみとすることができるので、エミュレー
タ側からの信号がマイクロコンピュータのエミュレーシ
ョン動作に必要ないため、マイクロコンピュータの動作
速度に関わらずにトレース情報の取得が可能となる。
【0047】(2).前記(1) において、ユーザシステム上
のデバッグ対象となるプログラムでマイクロコンピュー
タおよびユーザシステムを動作させ、かつシミュレーシ
ョンする手段上のデバッグ対象となるプログラムでシミ
ュレーション用のソフトウェア/ハードウェアを動作さ
せることにより、エミュレータによるトレース情報を、
マイクロコンピュータに入力された信号データと、ホス
トシステム上のユーザプログラムをシミュレータソフト
でシミュレーションしたデータをもとに合成して作成す
ることができるので、エミュレータ自体の演算性能、各
接続部の伝播遅延などによる制約を受けることなく、ト
レース情報を作成することが可能となる。
【0048】(3).前記(1) において、内部バス信号を出
力しないマイクロコンピュータを用いることにより、マ
イクロコンピュータとフットパターンが異なる評価チッ
プなどの特殊なハードウェアをユーザシステムに実装す
る必要がなくなる。
【0049】(4).マイクロコンピュータ自体にデバッグ
支援機能を内蔵することにより、プログラムの実行/停
止の制御が可能となる。
【0050】(5).前記(1) 〜(4) により、高速なマイク
ロコンピュータのリアルタイムエミュレーション、リア
ルタイムトレースにおいて、ユーザシステム側からエミ
ュレータ側への一方向のみのデータ転送とすることで、
容易にエミュレータの高速なマイクロコンピュータへの
対応が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例であるエミュレータを示す機
能ブロック図である。
【符号の説明】
1 ユーザシステム 2 サンプリングボード(サンプリングする手段) 3 ホストシステム(シミュレーションする手段) 4 ターミナル 5 MCU(マイクロコンピュータ) 6 周辺回路 7 CPU 8 ROM 9 RAM 10 メモリ 11 タイミング発生器 12 シミュレータソフト 13 ユーザプログラム 14 合成回路
フロントページの続き (72)発明者 五十嵐 正樹 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 佐野 亮一 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 高速なマイクロコンピュータのリアルタ
    イムエミュレーションとリアルタイムトレースとを実現
    するエミュレータであって、ユーザシステム上のマイク
    ロコンピュータと、このマイクロコンピュータに接続さ
    れ、前記マイクロコンピュータの外部バス信号をサンプ
    リングする手段と、このサンプリングする手段に接続さ
    れ、前記マイクロコンピュータの命令実行をシミュレー
    ションする手段とから構成されることを特徴とするエミ
    ュレータ。
  2. 【請求項2】 請求項1記載のエミュレータであって、
    ターゲットマイクロコンピュータのプログラムの実行/
    停止を制御するデバッグ支援プログラムが、前記マイク
    ロコンピュータに内蔵されるか、もしくは前記ユーザシ
    ステム上に構築されることを特徴とするエミュレータ。
  3. 【請求項3】 請求項1記載のエミュレータであって、
    ターゲットマイクロコンピュータのシミュレーションす
    る手段が、ホストシステムとソフトウェアとの組み合わ
    せ、もしくはハードウェアにより構築されることを特徴
    とするエミュレータ。
  4. 【請求項4】 請求項1、2または3記載のエミュレー
    タであって、デバッグ対象となるプログラムが前記ユー
    ザシステム上に構築され、前記デバッグ対象となるプロ
    グラムを前記マイクロコンピュータおよび前記ユーザシ
    ステム上で動作させ、かつ前記デバッグ対象となるプロ
    グラムが前記シミュレーションする手段上にも存在さ
    れ、前記デバッグ対象となるプログラムをシミュレーシ
    ョン用のソフトウェア/ハードウェアで動作させること
    を特徴とするエミュレータ。
  5. 【請求項5】 高速なマイクロコンピュータのリアルタ
    イムエミュレーションとリアルタイムトレースとを実現
    するために、プログラムの実行/停止を制御するデバッ
    グ支援機能が内蔵されていることを特徴とするマイクロ
    コンピュータ。
JP6197111A 1994-08-23 1994-08-23 エミュレータおよびマイクロコンピュータ Pending JPH0863368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6197111A JPH0863368A (ja) 1994-08-23 1994-08-23 エミュレータおよびマイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6197111A JPH0863368A (ja) 1994-08-23 1994-08-23 エミュレータおよびマイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH0863368A true JPH0863368A (ja) 1996-03-08

Family

ID=16368918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6197111A Pending JPH0863368A (ja) 1994-08-23 1994-08-23 エミュレータおよびマイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH0863368A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461799B1 (ko) * 2002-09-11 2004-12-14 현대모비스 주식회사 Qnx 실시간 운영체제를 탑재한 시스템의 lan접속장치
JP2013531292A (ja) * 2010-06-28 2013-08-01 インテル・コーポレーション プローブレストレース収集によるアーキテクチャ実行の再生

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461799B1 (ko) * 2002-09-11 2004-12-14 현대모비스 주식회사 Qnx 실시간 운영체제를 탑재한 시스템의 lan접속장치
JP2013531292A (ja) * 2010-06-28 2013-08-01 インテル・コーポレーション プローブレストレース収集によるアーキテクチャ実行の再生
US8924788B2 (en) 2010-06-28 2014-12-30 Intel Corporation Replaying architectural execution with a probeless trace capture

Similar Documents

Publication Publication Date Title
US5911059A (en) Method and apparatus for testing software
US5838948A (en) System and method for simulation of computer systems combining hardware and software interaction
CN113297017B (zh) 一种基于uvm的soc验证系统及方法
US20060143522A1 (en) Accelerated hardware emulation environment for processor-based systems
CN111859834B (zh) 一种基于uvm的验证平台开发方法、系统、终端及存储介质
JP3003782B2 (ja) 開発支援装置
US7016826B2 (en) Apparatus and method of developing software for a multi-processor chip
KR970012153A (ko) 데이타 프로세서 및 중단점 작동 실행 방법
JPS6360424B2 (ja)
Caba et al. Testing framework for on-board verification of HLS modules using grey-box technique and FPGA overlays
JPH0863368A (ja) エミュレータおよびマイクロコンピュータ
JP3380827B2 (ja) エミュレータ装置
JP2001184212A (ja) トレース制御回路
JP2570558B2 (ja) ハードウェア・エミュレータ
US7451074B2 (en) Embedded microprocessor emulation method
JPH0399334A (ja) プログラム・ダウンロード式エミュレータ
JP2525913Y2 (ja) Lsi論理シミュレーション装置
JP2001209555A (ja) 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体
JP2871518B2 (ja) 論理回路エミュレーション装置
KR100427029B1 (ko) 집적회로의 설계 검증 방법
JPH0550016B2 (ja)
KR100196526B1 (ko) 에뮬레이션을 위한 실시간 제어시스템
JPH08147191A (ja) エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置
JP2002268911A (ja) 電子計算機用開発支援装置
JPH04155278A (ja) Lsiテスタ