JPH08147191A - エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置 - Google Patents
エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置Info
- Publication number
- JPH08147191A JPH08147191A JP6288052A JP28805294A JPH08147191A JP H08147191 A JPH08147191 A JP H08147191A JP 6288052 A JP6288052 A JP 6288052A JP 28805294 A JP28805294 A JP 28805294A JP H08147191 A JPH08147191 A JP H08147191A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- trace information
- emulator
- microcomputer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 トレース情報を再現するための手段を内蔵
し、特に非同期現象のデバッグにおけるリアルタイムト
レースを可能として、トレース情報を取得して再現でき
るエミュレータ、マイクロコンピュータ開発支援装置を
提供する。 【構成】 マイクロコンピュータシステム、産業機器、
家庭電気製品などのマイクロコンピュータ開発用として
用いられるエミュレータ１であって、ユーザシステムの
マイクロコンピュータと同等の機能を持つエバチップ
２、プログラムの実行結果を格納するメモリ３、および
ユーザシステムとのインタフェース４などによる構成に
加えて、トレース情報を取得するトレース取得部５と、
トレース情報を再現するトレース再現部６と、トレース
情報の取得および再現を実行する実行制御部７とが追加
された構成となっている。
し、特に非同期現象のデバッグにおけるリアルタイムト
レースを可能として、トレース情報を取得して再現でき
るエミュレータ、マイクロコンピュータ開発支援装置を
提供する。 【構成】 マイクロコンピュータシステム、産業機器、
家庭電気製品などのマイクロコンピュータ開発用として
用いられるエミュレータ１であって、ユーザシステムの
マイクロコンピュータと同等の機能を持つエバチップ
２、プログラムの実行結果を格納するメモリ３、および
ユーザシステムとのインタフェース４などによる構成に
加えて、トレース情報を取得するトレース取得部５と、
トレース情報を再現するトレース再現部６と、トレース
情報の取得および再現を実行する実行制御部７とが追加
された構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
の開発技術に関し、たとえばマイクロコンピュータシス
テム、産業機器、家庭電気製品などの製品開発に利用
し、特に非同期現象のデバッグにおけるリアルタイムト
レースが可能とされるエミュレータおよびそれを用いた
マイクロコンピュータ開発支援装置に適用して有効な技
術に関する。
の開発技術に関し、たとえばマイクロコンピュータシス
テム、産業機器、家庭電気製品などの製品開発に利用
し、特に非同期現象のデバッグにおけるリアルタイムト
レースが可能とされるエミュレータおよびそれを用いた
マイクロコンピュータ開発支援装置に適用して有効な技
術に関する。
【０００２】
【従来の技術】たとえば、マイクロコンピュータ内のプ
ログラムの実行結果を検証するためには、マイクロコン
ピュータと同等の機能を持ち、かつ内部ＲＡＭ、Ｉ／Ｏ
などにアクセスする際の内部バス状態を外部から確認で
きるエミュレータが一般的に用いられている。
ログラムの実行結果を検証するためには、マイクロコン
ピュータと同等の機能を持ち、かつ内部ＲＡＭ、Ｉ／Ｏ
などにアクセスする際の内部バス状態を外部から確認で
きるエミュレータが一般的に用いられている。
【０００３】このようなエミュレータは、ユーザが開発
しようとするシステムにマイクロコンピュータの代替品
として接続され、プログラムによる演算回路、周辺回路
へのアクセスなどを行い、その実行結果をメモリに保存
し、後からそのデータを逆アセンブル表示するなどによ
り、ユーザのデバッグをサポートすることができる。
しようとするシステムにマイクロコンピュータの代替品
として接続され、プログラムによる演算回路、周辺回路
へのアクセスなどを行い、その実行結果をメモリに保存
し、後からそのデータを逆アセンブル表示するなどによ
り、ユーザのデバッグをサポートすることができる。
【０００４】なお、このようなエミュレータに関する技
術としては、たとえば昭和５９年１１月３０日、社団法
人電子通信学会発行の「ＬＳＩハンドブック」Ｐ５５９
〜Ｐ５６５などに記載されている。
術としては、たとえば昭和５９年１１月３０日、社団法
人電子通信学会発行の「ＬＳＩハンドブック」Ｐ５５９
〜Ｐ５６５などに記載されている。
【０００５】
【発明が解決しようとする課題】ところが、前記のよう
なエミュレータにおいて、マイクロコンピュータの内部
動作をソフトウェアで再現するシミュレータソフトウェ
アは、実際にユーザが開発したシステムを制御すること
ができないため、プログラムのデバッグのみしか行え
ず、また非同期で発生する割り込みに対する動作を確認
できないなどの欠点がある。
なエミュレータにおいて、マイクロコンピュータの内部
動作をソフトウェアで再現するシミュレータソフトウェ
アは、実際にユーザが開発したシステムを制御すること
ができないため、プログラムのデバッグのみしか行え
ず、また非同期で発生する割り込みに対する動作を確認
できないなどの欠点がある。
【０００６】また、エミュレータのトレース機能や逆ア
センブル機能を持つロジックアナライザなどにおいて
も、ＣＰＵのデータバス、アドレスバスの状態からマイ
クロコンピュータがフェッチしたオペレーションコー
ド、オペランドを表示するもので、非同期現象を繰り返
して再現することはできない。
センブル機能を持つロジックアナライザなどにおいて
も、ＣＰＵのデータバス、アドレスバスの状態からマイ
クロコンピュータがフェッチしたオペレーションコー
ド、オペランドを表示するもので、非同期現象を繰り返
して再現することはできない。
【０００７】そこで、本発明の目的は、トレース情報を
再現するための手段を内蔵し、特に非同期現象のデバッ
グにおける課題を解決するためのリアルタイムトレース
を可能として、トレース情報を取得して再現することが
できるエミュレータおよびそれを用いたマイクロコンピ
ュータ開発支援装置を提供することにある。
再現するための手段を内蔵し、特に非同期現象のデバッ
グにおける課題を解決するためのリアルタイムトレース
を可能として、トレース情報を取得して再現することが
できるエミュレータおよびそれを用いたマイクロコンピ
ュータ開発支援装置を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明のエミュレータは、デバ
ッグ時の非同期現象におけるリアルタイムトレースを実
現し、デバッグ時の非同期現象におけるトレース情報を
バスに流し、この非同期現象の状況を再現するトレース
情報再現手段を有するものである。
ッグ時の非同期現象におけるリアルタイムトレースを実
現し、デバッグ時の非同期現象におけるトレース情報を
バスに流し、この非同期現象の状況を再現するトレース
情報再現手段を有するものである。
【００１１】このトレース情報再現手段として、予めト
レース情報を記憶手段に格納しておき、このトレース情
報を記憶手段から直接バスに流したり、トレース情報を
バスに流す機能をエバリュエーションチップ（以下エバ
チップと略す）自体に持たせたり、またはトレース情報
をバスに流す機能を専用に持つＣＰＵを搭載するように
したものである。
レース情報を記憶手段に格納しておき、このトレース情
報を記憶手段から直接バスに流したり、トレース情報を
バスに流す機能をエバリュエーションチップ（以下エバ
チップと略す）自体に持たせたり、またはトレース情報
をバスに流す機能を専用に持つＣＰＵを搭載するように
したものである。
【００１２】また、本発明のマイクロコンピュータ開発
支援装置は、前記エミュレータを用い、マイクロコンピ
ュータシステム、産業機器、家庭電気製品などのマイク
ロコンピュータを内蔵する製品のマイクロコンピュータ
開発用として用いるものである。
支援装置は、前記エミュレータを用い、マイクロコンピ
ュータシステム、産業機器、家庭電気製品などのマイク
ロコンピュータを内蔵する製品のマイクロコンピュータ
開発用として用いるものである。
【００１３】
【作用】前記したエミュレータおよびそれを用いたマイ
クロコンピュータ開発支援装置によれば、トレース情報
を格納して直接バスに流す記憶手段、トレース情報をバ
スに流す機能を持つエバチップまたは専用のＣＰＵによ
るトレース情報再現手段が内蔵されることにより、デバ
ッグにおける非同期に発生する割り込みなどの動作を容
易に確認することができる。
クロコンピュータ開発支援装置によれば、トレース情報
を格納して直接バスに流す記憶手段、トレース情報をバ
スに流す機能を持つエバチップまたは専用のＣＰＵによ
るトレース情報再現手段が内蔵されることにより、デバ
ッグにおける非同期に発生する割り込みなどの動作を容
易に確認することができる。
【００１４】すなわち、デバッグ時に非同期現象のトレ
ース結果を再度バスに流し、その状況を再現させること
ができるようなエミュレータを実現し、トレース結果を
エミュレータ内のバスを通してエミュレータ上のトレー
ス情報記憶手段に一時的に格納し、その現象の再現が必
要な場合に再びバスを通してトレース情報を出力させる
ことができる。
ース結果を再度バスに流し、その状況を再現させること
ができるようなエミュレータを実現し、トレース結果を
エミュレータ内のバスを通してエミュレータ上のトレー
ス情報記憶手段に一時的に格納し、その現象の再現が必
要な場合に再びバスを通してトレース情報を出力させる
ことができる。
【００１５】これにより、非同期に発生する割り込みと
同じタイミングで非同期現象を繰り返して再現すること
ができ、さらに誤動作箇所をスキップさせてデバッグを
実行させることができ、マイクロコンピュータシステ
ム、産業機器、家庭電気製品などのマイクロコンピュー
タ開発用として、デバッグ効率およびシステム開発の面
で良好に適用することができる。
同じタイミングで非同期現象を繰り返して再現すること
ができ、さらに誤動作箇所をスキップさせてデバッグを
実行させることができ、マイクロコンピュータシステ
ム、産業機器、家庭電気製品などのマイクロコンピュー
タ開発用として、デバッグ効率およびシステム開発の面
で良好に適用することができる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１７】図１は本発明の一実施例であるエミュレー
タを示す構成図、図２は本実施例のエミュレータの使用
方法を説明する構成図である。
タを示す構成図、図２は本実施例のエミュレータの使用
方法を説明する構成図である。
【００１８】まず、図１により本実施例のエミュレータ
の構成を説明する。
の構成を説明する。
【００１９】本実施例のエミュレータは、たとえばマイ
クロコンピュータシステム、産業機器、家庭電気製品な
どのマイクロコンピュータ開発用として用いられるエミ
ュレータ１とされ、ユーザシステムのマイクロコンピュ
ータと同等の機能を持つエバチップ２、プログラムの実
行結果を格納するメモリ３、およびユーザシステムとの
インタフェース４などによる従来の構成に加えて、トレ
ース情報を取得するトレース取得部５（記憶手段）と、
トレース情報を再現するトレース再現部６（記憶手段）
と、トレース情報の取得および再現を実行する実行制御
部７（トレース情報再現手段）とが追加された構成とな
っている。
クロコンピュータシステム、産業機器、家庭電気製品な
どのマイクロコンピュータ開発用として用いられるエミ
ュレータ１とされ、ユーザシステムのマイクロコンピュ
ータと同等の機能を持つエバチップ２、プログラムの実
行結果を格納するメモリ３、およびユーザシステムとの
インタフェース４などによる従来の構成に加えて、トレ
ース情報を取得するトレース取得部５（記憶手段）と、
トレース情報を再現するトレース再現部６（記憶手段）
と、トレース情報の取得および再現を実行する実行制御
部７（トレース情報再現手段）とが追加された構成とな
っている。
【００２０】トレース取得部５は、ユーザシステムから
の外部入力情報と、エバチップ２上のターゲットマイク
ロコンピュータの内部情報とによるトレース情報を記録
する部分であり、外部入力情報および内部情報はエミュ
レータ１内のバスを通してトレース取得部５で取得され
て一時的に格納され、この格納されたトレース情報は必
要に応じてトレース再現部６に送られる。
の外部入力情報と、エバチップ２上のターゲットマイク
ロコンピュータの内部情報とによるトレース情報を記録
する部分であり、外部入力情報および内部情報はエミュ
レータ１内のバスを通してトレース取得部５で取得され
て一時的に格納され、この格納されたトレース情報は必
要に応じてトレース再現部６に送られる。
【００２１】トレース再現部６は、トレース情報を再現
して直接バスに流す部分であり、非同期現象の再現が必
要な場合に、トレース取得部５に格納されているトレー
ス情報が読み出されてトレース結果としてトレース再現
部６からトレース取得時と同じタイミングで発生され、
再びバスを通して出力される。
して直接バスに流す部分であり、非同期現象の再現が必
要な場合に、トレース取得部５に格納されているトレー
ス情報が読み出されてトレース結果としてトレース再現
部６からトレース取得時と同じタイミングで発生され、
再びバスを通して出力される。
【００２２】実行制御部７は、トレース情報の取得、一
時的な格納、トレース結果としての出力などの一連の動
作をプログラムによって制御する部分であり、この実行
制御部７によってトレース取得部５およびトレース再現
部６の動作が制御される。なお、この実行制御部７には
ホストコンピュータによる実行制御の機能も含まれてい
る。
時的な格納、トレース結果としての出力などの一連の動
作をプログラムによって制御する部分であり、この実行
制御部７によってトレース取得部５およびトレース再現
部６の動作が制御される。なお、この実行制御部７には
ホストコンピュータによる実行制御の機能も含まれてい
る。
【００２３】以上のように構成されるエミュレータ１
は、たとえば図２に示すように、ソフトウェア開発用の
ホストコンピュータ８と、マイクロコンピュータシステ
ム、産業機器、家庭電気製品などの開発中のユーザシス
テム９との間に接続され、そのユーザシステム９に含ま
れるターゲットマイクロコンピュータの機能を代行する
一方でデバッガとしての機能を持ち、詳細なシステムデ
バッグを支援することができるようになっている。
は、たとえば図２に示すように、ソフトウェア開発用の
ホストコンピュータ８と、マイクロコンピュータシステ
ム、産業機器、家庭電気製品などの開発中のユーザシス
テム９との間に接続され、そのユーザシステム９に含ま
れるターゲットマイクロコンピュータの機能を代行する
一方でデバッガとしての機能を持ち、詳細なシステムデ
バッグを支援することができるようになっている。
【００２４】次に、本実施例の作用について、デバッグ
時においてトレース情報を取得して再現する場合の動作
を説明する。
時においてトレース情報を取得して再現する場合の動作
を説明する。
【００２５】なお、このユーザシステム９のデバッグ時
においては、エミュレータ１は従来のようにホストコン
ピュータ８を介してユーザシステム９のターゲットマイ
クロコンピュータの機能を代行し、プログラムの実行結
果をメモリ３に保存すると同時に、このトレース情報の
取得および再現を以下のようにして行っている。
においては、エミュレータ１は従来のようにホストコン
ピュータ８を介してユーザシステム９のターゲットマイ
クロコンピュータの機能を代行し、プログラムの実行結
果をメモリ３に保存すると同時に、このトレース情報の
取得および再現を以下のようにして行っている。
【００２６】まず、トレース取得部５において、実行制
御部７のプログラム制御に基づいて、ユーザシステム９
からの外部入力情報と、エバチップ２上のターゲットマ
イクロコンピュータの内部情報をエミュレータ１内のバ
スを通して取得し、この取得されたトレース情報を一時
的に格納する。
御部７のプログラム制御に基づいて、ユーザシステム９
からの外部入力情報と、エバチップ２上のターゲットマ
イクロコンピュータの内部情報をエミュレータ１内のバ
スを通して取得し、この取得されたトレース情報を一時
的に格納する。
【００２７】そして、たとえば非同期に発生する割り込
みの現象が発生した場合に、トレース再現部６は、実行
制御部７のプログラム制御に基づいて、非同期現象を再
現するため、すなわちプログラムにバグがある場合にリ
アルタイムで、このトレース情報をトレース結果として
トレース取得時と同じタイミングで発生し、再びバスを
通して出力する。
みの現象が発生した場合に、トレース再現部６は、実行
制御部７のプログラム制御に基づいて、非同期現象を再
現するため、すなわちプログラムにバグがある場合にリ
アルタイムで、このトレース情報をトレース結果として
トレース取得時と同じタイミングで発生し、再びバスを
通して出力する。
【００２８】これにより、エバチップ２、メモリ３およ
びインタフェース４などによる従来の構成においては、
メモリ３に保存された実行結果を後から逆アセンブル表
示するなどによってデバッグをサポートしていたが、本
実施例のようにトレース情報を取得して再現する機構が
内蔵されたことによって、必要に応じてトレース結果の
再現を可能とすることができる。
びインタフェース４などによる従来の構成においては、
メモリ３に保存された実行結果を後から逆アセンブル表
示するなどによってデバッグをサポートしていたが、本
実施例のようにトレース情報を取得して再現する機構が
内蔵されたことによって、必要に応じてトレース結果の
再現を可能とすることができる。
【００２９】従って、本実施例のエミュレータ１によれ
ば、従来の構成に加えてトレース取得部５、トレース再
現部６および実行制御部７が追加されることにより、実
行制御部７のプログラム制御によって、トレース情報を
バスを通してトレース取得部５で取得して一時的に格納
し、このトレース結果を非同期に発生する割り込みと同
じタイミングでトレース再現部６で再現して再びバスを
通して出力させることができるので、デバッグにおける
非同期現象の動作を容易に確認することができる。
ば、従来の構成に加えてトレース取得部５、トレース再
現部６および実行制御部７が追加されることにより、実
行制御部７のプログラム制御によって、トレース情報を
バスを通してトレース取得部５で取得して一時的に格納
し、このトレース結果を非同期に発生する割り込みと同
じタイミングでトレース再現部６で再現して再びバスを
通して出力させることができるので、デバッグにおける
非同期現象の動作を容易に確認することができる。
【００３０】また、トレース情報を再現する場合に、ト
レース再現部６の動作を実行制御部７によって制御する
ことにより、コーディングレベルでの文法的な誤り、処
理方法における論理的な誤りによるプログラムのバグに
よって誤動作している箇所をスキップさせて実行させる
ことができる。
レース再現部６の動作を実行制御部７によって制御する
ことにより、コーディングレベルでの文法的な誤り、処
理方法における論理的な誤りによるプログラムのバグに
よって誤動作している箇所をスキップさせて実行させる
ことができる。
【００３１】特に、マイクロコンピュータシステム、産
業機器、家庭電気製品などのマイクロコンピュータを内
蔵する製品のマイクロコンピュータ開発支援装置として
用い、デバッグを含むシステム開発の効率向上を図るこ
とができる。
業機器、家庭電気製品などのマイクロコンピュータを内
蔵する製品のマイクロコンピュータ開発支援装置として
用い、デバッグを含むシステム開発の効率向上を図るこ
とができる。
【００３２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３３】たとえば、本実施例のエミュレータ１につ
いては、エバチップ２などによる従来の構成に、トレー
ス取得部５、トレース再現部６および実行制御部７が追
加されて構成される場合について説明したが、本発明は
前記実施例に限定されるものではなく、エバチップにト
レース取得、トレース再現および実行制御の機能を持た
せることも可能であり、この場合にはエミュレータ上の
メモリを使用しなくてもトレース結果を得ることができ
る。
いては、エバチップ２などによる従来の構成に、トレー
ス取得部５、トレース再現部６および実行制御部７が追
加されて構成される場合について説明したが、本発明は
前記実施例に限定されるものではなく、エバチップにト
レース取得、トレース再現および実行制御の機能を持た
せることも可能であり、この場合にはエミュレータ上の
メモリを使用しなくてもトレース結果を得ることができ
る。
【００３４】また、従来のエバチップを使用し、さらに
エミュレータ上のメモリを使用したくない場合は、エミ
ュレータ上にトレース取得、トレース再現および実行制
御の機能を持つ専用のＣＰＵを設けて、それを介してバ
スにトレース結果を流すことによっても同様の効果を得
ることが可能となる。
エミュレータ上のメモリを使用したくない場合は、エミ
ュレータ上にトレース取得、トレース再現および実行制
御の機能を持つ専用のＣＰＵを設けて、それを介してバ
スにトレース結果を流すことによっても同様の効果を得
ることが可能となる。
【００３５】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるマイクロコンピュ
ータシステム、産業機器、家庭電気製品などに用いられ
るエミュレータ１に適用した場合について説明したが、
これに限定されるものではなく、ソフトウェア開発によ
るマイクロコンピュータを内蔵した他の製品についても
広く適用可能である。
てなされた発明をその利用分野であるマイクロコンピュ
ータシステム、産業機器、家庭電気製品などに用いられ
るエミュレータ１に適用した場合について説明したが、
これに限定されるものではなく、ソフトウェア開発によ
るマイクロコンピュータを内蔵した他の製品についても
広く適用可能である。
【００３６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３７】(1).デバッグ時の非同期現象におけるトレ
ース情報をバスに流し、この非同期現象の状況を再現す
るトレース情報再現手段を有することにより、デバッグ
時の非同期現象におけるリアルタイムトレースを実現
し、非同期現象を繰り返して再現することができるの
で、デバッグ効率の大幅な改善が可能となる。
ース情報をバスに流し、この非同期現象の状況を再現す
るトレース情報再現手段を有することにより、デバッグ
時の非同期現象におけるリアルタイムトレースを実現
し、非同期現象を繰り返して再現することができるの
で、デバッグ効率の大幅な改善が可能となる。
【００３８】(2).前記(1) において、予めトレース情報
を記憶手段に格納しておき、このトレース情報を記憶手
段から直接バスに流すことにより、非同期現象の再現が
必要な場合にトレース情報を出力させることができるの
で、非同期に発生する割り込みと同じタイミングで非同
期現象を繰り返して再現し、デバッグにおける非同期に
発生する割り込みなどの動作を容易に確認することが可
能となる。
を記憶手段に格納しておき、このトレース情報を記憶手
段から直接バスに流すことにより、非同期現象の再現が
必要な場合にトレース情報を出力させることができるの
で、非同期に発生する割り込みと同じタイミングで非同
期現象を繰り返して再現し、デバッグにおける非同期に
発生する割り込みなどの動作を容易に確認することが可
能となる。
【００３９】(3).前記(1) において、トレース情報をバ
スに流す機能をエバチップ自体に持たせたり、またはこ
の機能を専用に持つＣＰＵを搭載する場合にも、前記
(2) と同様に非同期に発生する割り込みと同じタイミン
グで非同期現象を繰り返して再現し、デバッグにおける
非同期現象の動作確認を容易に行うことが可能となる。
スに流す機能をエバチップ自体に持たせたり、またはこ
の機能を専用に持つＣＰＵを搭載する場合にも、前記
(2) と同様に非同期に発生する割り込みと同じタイミン
グで非同期現象を繰り返して再現し、デバッグにおける
非同期現象の動作確認を容易に行うことが可能となる。
【００４０】(4).前記(2) または(3) により、非同期現
象の再現が必要な場合にのみトレース情報を出力させ、
プログラムのバグによって誤動作している箇所をスキッ
プさせて実行することができるので、デバッグ効率の向
上が可能となる。
象の再現が必要な場合にのみトレース情報を出力させ、
プログラムのバグによって誤動作している箇所をスキッ
プさせて実行することができるので、デバッグ効率の向
上が可能となる。
【００４１】(5).前記(1) 〜(4) により、特にマイクロ
コンピュータシステム、産業機器、家庭電気製品などの
マイクロコンピュータを内蔵する製品のマイクロコンピ
ュータ開発用として用い、システム開発期間の短縮が可
能とされるエミュレータとして良好に適用することがで
きる。
コンピュータシステム、産業機器、家庭電気製品などの
マイクロコンピュータを内蔵する製品のマイクロコンピ
ュータ開発用として用い、システム開発期間の短縮が可
能とされるエミュレータとして良好に適用することがで
きる。
【図１】本発明の一実施例であるエミュレータを示す構
成図である。
成図である。
【図２】本実施例のエミュレータの使用方法を説明する
構成図である。
構成図である。
１ エミュレータ ２ エバチップ ３ メモリ ４ インタフェース ５ トレース取得部（記憶手段） ６ トレース再現部（記憶手段） ７ 実行制御部（トレース情報再現手段） ８ ホストコンピュータ ９ ユーザシステム
Claims (5)
- 【請求項１】 デバッグ時の非同期現象におけるリアル
タイムトレースを実現するエミュレータであって、前記
デバッグ時の非同期現象におけるトレース情報をバスに
流し、この非同期現象の状況を再現するトレース情報再
現手段を有することを特徴とするエミュレータ。 - 【請求項２】 前記トレース情報再現手段として、予め
前記トレース情報を記憶手段に格納しておき、このトレ
ース情報を前記記憶手段から直接バスに流すことを特徴
とする請求項１記載のエミュレータ。 - 【請求項３】 前記トレース情報再現手段として、前記
トレース情報をバスに流す機能をエバリュエーションチ
ップ自体に持たせることを特徴とする請求項１記載のエ
ミュレータ。 - 【請求項４】 前記トレース情報再現手段として、前記
トレース情報をバスに流す機能を専用に持つＣＰＵを搭
載することを特徴とする請求項１記載のエミュレータ。 - 【請求項５】 請求項１、２、３または４記載のエミュ
レータを用いたマイクロコンピュータ開発支援装置であ
って、前記エミュレータを、マイクロコンピュータシス
テム、産業機器、家庭電気製品などのマイクロコンピュ
ータを内蔵する製品のマイクロコンピュータ開発用とし
て用いることを特徴とするマイクロコンピュータ開発支
援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6288052A JPH08147191A (ja) | 1994-11-22 | 1994-11-22 | エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6288052A JPH08147191A (ja) | 1994-11-22 | 1994-11-22 | エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08147191A true JPH08147191A (ja) | 1996-06-07 |
Family
ID=17725220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6288052A Pending JPH08147191A (ja) | 1994-11-22 | 1994-11-22 | エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08147191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013531292A (ja) * | 2010-06-28 | 2013-08-01 | インテル・コーポレーション | プローブレストレース収集によるアーキテクチャ実行の再生 |
-
1994
- 1994-11-22 JP JP6288052A patent/JPH08147191A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013531292A (ja) * | 2010-06-28 | 2013-08-01 | インテル・コーポレーション | プローブレストレース収集によるアーキテクチャ実行の再生 |
| US8924788B2 (en) | 2010-06-28 | 2014-12-30 | Intel Corporation | Replaying architectural execution with a probeless trace capture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590581A (en) | Method and apparatus for modeling systems of complex circuits | |
| US5978584A (en) | Debugging apparatus for debugging a program by changing hardware environments without changing program operation state | |
| US6957180B1 (en) | System and a method for communication between an ICE and a production microcontroller while in a halt state | |
| US8180620B2 (en) | Apparatus and method for performing hardware and software co-verification testing | |
| JP2845155B2 (ja) | シングルチップマイクロコンピュータのエミュレーションチップ | |
| JPH0728670A (ja) | 情報処理装置 | |
| JPH1153211A (ja) | 開発支援装置 | |
| JP2001209556A (ja) | 検証支援システム | |
| JPH08147191A (ja) | エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置 | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| JP2828590B2 (ja) | マイクロプログラム検証方法 | |
| JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JP3424548B2 (ja) | 組み込み機器用ソフトウエア論理シミュレータ | |
| JPH0550016B2 (ja) | ||
| JP2003281076A (ja) | Ｄｍａコントローラの不正アクセス検出装置、不正アクセス検出方法およびそのプログラム | |
| JPS62164140A (ja) | デ−タ処理システムの試験方法 | |
| KR100658485B1 (ko) | 마이크로프로세서 개발시스템 | |
| JPH11338744A (ja) | ソフトウエア開発支援装置 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH0836504A (ja) | エミュレータ | |
| JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
| JPH0863368A (ja) | エミュレータおよびマイクロコンピュータ | |
| JPS59202546A (ja) | デバツグ装置 | |
| Martin et al. | A Cost-Effective Calibration and Debug Interface for Automotive Controllers According to the (IEEE-ISTO 5001) |