JPH0399334A - プログラム・ダウンロード式エミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ソフトウェア及びハードウェア・デバッグに用いられる
エミュレータに関し、 ホスト側からプログラム転送が出来ない場合でも、エミ
ュレータでターゲット装置のデバッグを可能とすること
を目的とし、 ホスト側の制御によりターゲット装置をデバッグするた
めのエミュレータにおいて、 該エミュレータは該ターゲット装置に搭載されるプロセ
ッサと同一のプロセッサと、該プロセッサのプログラム
を格納するインストラクション・メモリ（ＲＡＭ）と、
該ターゲット装置のプログラムメモリ（ＲＯＭ）の内容
を該インストラクション・メモリに転送するためのダウ
ンロード回路と、上記エミュレータの各部とホスト側と
を接続制御する制御部を備え、 デバッグ開始に先立ち、上記エミュレータのインストラ
クション・メモリに、ターゲット装置のプログラムメモ
リよりプログラム内容を予め転送するように構成する。

〔産業上の利用分野〕

本発明は、ソフトウェア及びハードウェア・デバッグに
用いられるエミュレータに関する。

エミュレータはプロセッサ搭載のターゲット装置、例え
ばプロセッサを内蔵するパソコンボード等のデバッグに
用いられる装置で、ターゲット装置のプロセッサ部分を
取り外し、そのソケット部分にデバッグ用のエミュレー
タのソケットを接続し、フレキシブルケーブルによりタ
ーゲット装置とエミュレータ間を接続し、エミュレータ
に接続されたホスト側、例えばテスト用のパソコン等の
制御により接続されたターゲット装置の良否を判定する
ものである。したがってエミュレータにはターゲット装
置と同一のプロセッサが搭載され、エミュレータのプロ
セッサによりターゲット装置のデバッグを行うことがで
きる。

ホスト側のパソコン等にはフロッピー等が搭載され、こ
のフロッピーのプログラム内容をホスト側からエミュレ
ータに送ることにより、ターゲット装置についての各種
のソフトウェア及びハードウェアのデバッグを行うこと
ができる。これらのデバッグはターゲット装置の開発段
階又は装置が故障した場合等に行われる。

〔従来の技術〕

従来のエミュレータによるターゲット装置のデバッグの
ための接続構成図を第４図に示す。図において、１１は
エミュレータ、１２はターゲット装置、１３はホスト側
装置、１４はエミュレータのプロセッサ、１５はエミュ
レータのインストラクション・メモリ、１６はエミュレ
ータの制御部、１７はターゲット装置とエミュレータと
を接続するフレキシブル・ケーブル、１８はターゲット
装置との接続ソケット部、１９はターゲット装置のメモ
リ　（ＲＯＭ）を示す。

従来技術のエミュレータ１１ではホスト側１３（パソコ
ン等）から、フロッピーディスク等に内蔵されたプログ
ラムをエミュレータ１１のインストラクション・メモ１
月５に制御部１６を経由して転送していた。これはエミ
ュレータ１１とターゲット装置１２との接続において、
フレキシブル・ケーブル１７等の比較的長いケーブルが
使用されるために、ケーブルによって生ずる遅延が大き
いためである。即ち、本当は直接ターゲット装置１２の
メモ１月９を使用することが望ましいが、ケーブル１７
により生ずる雑音等があるためエミュレータ１１側のメ
モリ１５を使用せざるを得ない。このため特に低速な場
合を除き、ターゲット装置１２上のプログラムＲＯＭ１
９を利用することは不可能であり、また実際に使用する
こともなかった。

〔発明が解決しようとする課題〕

従来のエミュレータでは、ホスト側からエミュレータに
プログラムを転送しているため、プログラムがホスト側
に何らかの形（例えばオンメモリ、フロッピーディスク
、ハードディスク等）で存在していなければならなかっ
た。このため、プログラムがホスト側から転送できる状
態にない場合、例えばプログラムがターゲット装置のＲ
ＯＭにしか存在しない場合や仕掛り中のプログラムがあ
る場合等には、従来のエミュレータを利用してターゲッ
ト装置をデバッグすることは大変能しかった。

また、実際にターゲット装置のＲＯＭを使用しているわ
けでばないので、第５図（ａ）の接続状態に示すように
、通常時におけるプロセッサのプログラム・アドレス（
ＰＡ）によりＲＯＭのプログラム・データ（ＰＤ）が読
み出されるといった状態の動作の検証が行えない。即ち
、第５図（ｂ）の接続状態に示すように、エミュレータ
使用時はＲＯＭがプロセッサから切り離されているため
、通常の状態試験が出来なかった。このため、ターゲッ
ト装置のプロセッサとプログラムＲＯＭとの接続で、第
５図（Ｃ）の接続状態に示すように、プロセッサとＲＯ
Ｍの接続端子間に接続誤りがあったとしても、従来技術
のエミュレータのデバッグでは発見することが出来なか
った。

本発明では、ホスト側からプログラム転送が出来ない場
合でも、エミュレータでターゲット装置のデバッグを可
能とすることを目的とする。

〔課題を解決するための手段〕

本発明の原理構成図を第１図に示す。図において、１は
エミュレータ、２はターゲット装置、３はホスト側装置
、４は該ターゲット装置に搭載されるプロセッサと同一
のプロセッサ、５は該プロセッサのプログラムを格納す
るインストラクション・メモリ（ＲＡＭ）　、１０は該
ターゲット装置のプログラムメモリ（ＲＯＭ）の内容を
該インストラクション・メモリに転送するためのダウン
ロード回路、６は上記エミュレータの各部とホスト側と
を接続制御する制御部、７はターゲット装置とエミュレ
ータとを接続するフレキシブル・ケーブル、８はターゲ
ット装置との接続ソケット部、９はターゲット装置のメ
モリ（ＲＯＭ）を示す。

本発明では、デバッグ開始に先立ち、上記エミュレータ
ｌのインストラクション・メモリ４に、ターゲット装置
２のプログラムメモリ９よりプログラム内容を予め転送
できるようにダウンロード回路ｌＯを設け、ターゲット
装置のメモリ９のプログラム内容をホスト側３からデバ
ッグできるように構成する。

〔作用〕

プログラム転送用のダウンロード回路１０は、プロセッ
サ４とインストラクション・メモリ５との間のプログラ
ム・アドレス空間と同じだけのビット幅を持つカウンタ
回路で、ダウンロード回路１０の出力（アドレス）は、
インストラクション・メモリ５のアドレスとターゲット
装置２のメモリ９のプログラム・アドレスがＰＡに与え
られており、“１”づつインクリメント（カウントアツ
プ）している。このＰＡがＲＯＭ９に与えられ、当該番
地のデータを読み出し、プログラム・データがＰＤに出
力される。エミュレータ１側では、このデータＰＤをメ
モリ（ＲＡＭ）５に書き込む。このときはアドレスはＰ
Ａである。これらの動作を充分遅い速度（ケーブルでの
遅延が問題にならない程度）で、プロセッサ４のプログ
ラム・アドレス空間全体に対して行うことにより、プロ
グラムのダウンロード即ち転送が終わる。このダウンロ
ード操作はデバッグ用のプログラムを実行する前に行う
ことができる。

なお、本発明のエミュレータでも従来と同じように、ホ
スト側３からのプログラム転送は可能である。このよう
に、本発明によるエミュレータでは、ターゲット装置上
のプログラムＲＯＭ９からプログラムを転送するため、
ホスト側３からプログラム転送が出来ないような場合で
も、即ちホスト側のフロッピーディスクやハードディス
ク等にプログラムがない場合でも、ターゲット装置２の
ソフトウェア及びハードウェアのデバッグが可能である
。また、ターゲット装置２のＲＯＭ９に実際にアドレス
を与えてデータ（プログラム）を読み出しているため、
ターゲット装置２上のプロセッサとＲＯＭ間のデバッグ
即ちパターンチエツク等も可能である。

〔実施例〕

本発明のエミュレータの実施例の回路構成図を第２図に
示す。図において、ｌはエミュレータ、２はターゲット
装置、３はホスト側装置、４はプロセッサ、５はインス
トラクション・メモリ（ＲＡＭ）、６は制御部、７はフ
レキシブル・ケーブル、８は接続ソケット部、９はメモ
リ（ＲＯＭ）、１０はダウンロード回路を示す。

エミュレータ１はプロセッサ４とメモリ　（ＲＡＭ）５
とダウンロード回路ＩＯと制御部６とからなり、フレキ
シブル・ケーブル７によりターゲット装置２の接続ソケ
ット部８に接続され、ホスト側装置３からの制御により
ターゲット装置２のデバッグを行う。

エミュレータｌのダウンロード回路ｌＯはカウンタ２０
とアンドゲート２１とからなり、制御部６からの転送開
始信号によりカウントを開始し、キャリーアウトにより
制御部へカウント終了信号を送出する。カウント中はカ
ウント出力がアドレス信号としてターゲット装置２のＲ
ＯＭ９に送られ、Ｒ０Ｍ９からのデータがエミュレータ
１のＲＡＭ５に転送される。カウント出力のアドレス信
号は同時にＲＡＭ５にも送られているので、ＲＯＭ９か
らのデータはＲＡＭ５の同一のアドレス番地に格納され
る。

実施例の回路動作を第３図のタイミングチャートで示す
。図において、ＣＬＫはエミュレータ１のクロック信号
、■はホスト側装置３とエミュレータ１の制御部６との
間の制御信号、■は制御部６からダウンロード回路１０
への転送開始信号、■はダウンロード回路ｌＯから制御
部６への転送終了信号、■はカウンタ２０からＲＯＭ９
とＲＡＭ５へ送出されるアドレス信号、■はＲＯＭ９か
らＲＡＭ５へ送出されるデータ信号、■は制御部６から
ＲＡＭ５へ送出される書込制御信号を示す。

ホスト側装置３からデバッグ開始に先立ちダウンロード
要求信号■が送出されると、クロック信号ＣＬにの立ち
下がりを受けて転送開始信号■がダウンロード回路１０
のアンドゲート２１に送られる。

カウンタ２０はクロック信号ＣＬＫの　立ち上がりをＣ
Ｋ端子に受けてカウント開始し、帆ｌ、２．−・・・・
・−・・−と順次カウント値をＲＯＭ９とＲＡＭ５にア
ドレス信号■として送出する。ＲＯＭ９ではアドレス信
号■を受けて書込制御信号■の立ち下がりによりアドレ
ス番地に対応したデータ信号■をＲＡＭ５に書き込む。

ＲＡＭ５ではこのデータ■を対応したアドレス番地に格
納する。

カウンタ２０のカウント値が全ビット“ｌ＃に達すると
キャリーアウト信号が転送終了信号■として制御部６へ
送出され、ダウンロード終了通知信号■が制御部６から
ホスト側装置３へ送られる。同時に転送終了信号■によ
りＲＡＭ５への書込制御信号■を停止すると共に、転送
開始信号■もクロック信号ＣＬＫの立ち下がりにより停
止する。

保守者は上記ダウンロード終了通知■を受けてターゲッ
ト装置２のＲＯＭ９からエミュレータ１のＲＡＭ５への
メモリ内容の転送が終了したことを知り、ターゲット装
置２のハードウェア及びソフトウェアのデバッグに移る
。なおこのときは、転送開始信号■はオフの状態で転送
終了信号■はオンの状態で、ダウンロード回路ｌｏのカ
ウンタ２゜のカウント値は”０”番地の状態にある。

〔発明の効果〕

本発明のエミュレータにより、ホスト側からプログラム
転送ができないような場合でも、ターゲット装置のソフ
トウェア及びハードウェアのデバッグが可能である。ま
たターゲット装置上のプロセッサとプログラムＲＯＭ間
のデバッグ即ちパターンチエツク等も可能である。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は実施例の回路構
成図、第３図は実施例のタイミングチャート、第４図は
従来例の接続構成図、第５図は従来例の接続状態説明図
を示す。 図において、１．１１はエミュレータ、２，１２はター
ゲット装置、３，１３はホスト側装置、４，１４はプロ
セッサ、５，１５はインストラクション・メモリ（ＲＡ
Ｍ）　、６．１６は制御部、７，１７はフレキシブル・
ケーブル、８，１８は接続ソケット部、９．１９はメモ
リ（ＲＯＭ）　、１０はダウンロード回路、２０はカウ
ンタ、２１はアンドゲートを示す。なお■〜■はタイミ
ングチャートの信号を示す。

Claims (1)

1. 【特許請求の範囲】 ホスト側（３）の制御によりターゲット装置（２）をデ
   バッグするエミュレータ（１）において、該エミュレー
   タ（１）は該ターゲット装置（２）に搭載されるプロセ
   ッサと同一のプロセッサ（４）と、該プロセッサ（４）
   のプログラムを格納するインストラクション・メモリ（
   ＲＡＭ）（５）と、該ターゲット装置（２）のプログラ
   ムメモリ（ＲＯＭ）（９）の内容を該インストラクショ
   ン・メモリ（５）に転送するためのダウンロード回路（
   １０）と、上記エミュレータ（１）の各部とホスト側（
   ３）とを接続制御する制御部（６）を備え、 デバッグ開始に先立ち、上記エミュレータ（１）のイン
   ストラクション・メモリ（５）に、ターゲット装置（２
   ）のプログラムメモリ（９）よりプログラム内容を予め
   転送することを特徴とするプログラム・ダウンロード式
   エミュレータ。