KR100324315B1 - 에뮬레이터를이용한오류수정장치 - Google Patents

에뮬레이터를이용한오류수정장치 Download PDF

Info

Publication number
KR100324315B1
KR100324315B1 KR1019980054638A KR19980054638A KR100324315B1 KR 100324315 B1 KR100324315 B1 KR 100324315B1 KR 1019980054638 A KR1019980054638 A KR 1019980054638A KR 19980054638 A KR19980054638 A KR 19980054638A KR 100324315 B1 KR100324315 B1 KR 100324315B1
Authority
KR
South Korea
Prior art keywords
test
error correction
data
emulator
output
Prior art date
Application number
KR1019980054638A
Other languages
English (en)
Other versions
KR20000039321A (ko
Inventor
김원만
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980054638A priority Critical patent/KR100324315B1/ko
Publication of KR20000039321A publication Critical patent/KR20000039321A/ko
Application granted granted Critical
Publication of KR100324315B1 publication Critical patent/KR100324315B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 에뮬레이터를 이용한 오류수정장치에 관한 것으로, 종래의 기술에 있어서 단순한 지택 오류수정장치는 하드웨어 및 소프트웨어를 동시에 수행하기 위한 테스트 클럭의 속도가 고속으로 동작하기에 적합하지 못하기 때문에 이로 인하여 오류수정작업에 시간이 많이 걸리고, 연속적인 동작 테스트를 하기 위해서는 더 많은 시간이 걸려 오류수정작업의 효율성이 떨어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 외부의 에뮬레이터(Emulator)에 메모리 및 메모리제어부를 추가하여 하드웨어 및 소프트웨어의 오류수정작업을 동시에 수행함으로써, 테스트의 속도를 향상시키는 장치를 제공함으로써, JTAG 표준만으로 오류수정작업을 하는 종래 기술보다 빠른 소프트웨어 오류수정이 가능하며, 사용자가 원하는 시점에서 소프트웨어 오류수정과 하드웨어 오류수정작업이 가능하여 칩 테스트를 위한 시간을 줄이는 효과가 있다.

Description

에뮬레이터를 이용한 오류수정장치
본 발명은 에뮬레이터를 이용한 오류수정장치에 관한 것으로, 특히 칩의 설계 시 오류수정작업(Debugging)을 고려하여 칩 내부에 조인트 테스트 액세스 그룹(JointTest Access Group)(이하 "JTAG"이라 함)을 이용하는 외부의 에뮬레이터(Emulator)에 메모리 및 메모리제어부를 추가하여 하드웨어 및 소프트웨어의 오류수정작업을 동시에 수행하게 함으로써, 테스트의 속도를 향상시키는 에뮬레이터를 이용한 오류수정장치에 관한 것이다.
도 1은 종래 JTAG를 이용한 오류수정장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력데이터(실행 프로그램)에 따른 실제적인 오류수정을 위한 테스트를 수행하는 로직인 테스트부(11)와, 직렬로 자리를 이동하면서 테스트를 위한 입력데이터를 상기 테스트부(11)로 출력한 후, 상기 테스트부(11)로부터 테스트 결과를 입력받아 테스트데이터 출력(Test Data Output)(이하 "TDO"라 함)선을 통해 신호를 출력하는 직렬자리이동 레지스터(12)로 구성된 테스트회로부(10)와; 제어신호가 입력되면 테스트를 위한 입력데이터를 저장하기 위한 신호(명령)를 출력하는 명령어 레지스터(13)와, 상기 명령어 레지스터(13)의 제어신호에 의해 구동되어 테스트를 위한 입력데이터를 저장하는 데이터 레지스터(14)와, 호스트(미도시)로부터 입력되는 테스트모드 선택신호(TMS) 및 테스트 클럭(TCK)에 따라 상기 테스트회로부(10)를 입력데이터의 오류여부를 알기 위한 오류수정모드로 전환하도록 상기 명령어 레지스터(13)를 구동시키기 위한 신호(제어신호)를 출력하는 테스트 액세스 포트 (Test Access Port)(이하 "TAP"이라 함) 제어기(15)로 구성된다.
이와 같이 구성된 종래 기술의 동작 과정을 첨부한 도 2를 참조하여 설명하면 다음과 같다.
JTAG에 따른 표준에 의해 도 1의 TAP 제어기(15)를 구동하기 위해서 4개의 외부 핀으로 입력되는 신호(테스트데이터 입력신호(TDI), 테스트 클럭신호(TCK), 테스트 모드 선택신호(TMS), 테스트데이터 출력신호(TDO))만으로 오류수정작업을 수행할 수 있도록 표준이 제정되어 있는데, 도 2는 도 1의 타이밍도로서, 이에 도시된 바와 같이 호스트(미도시)로부터 입력되는 클럭(TCK)에 따라 테스트 모드 선택을 위해 입력되는 신호(TMS)가 '하이(1)' 또는 '로우(0)'로 변화함을 통해 TAP 제어기 (15)를 구동하며, 적절한 상태에서 테스트회로부(10)에 테스트할 데이터를 테스트데이터 입력핀(TDI)을 통해 입력하고, 이 데이터는 직렬자리이동 레지스터(12)를 통하여 입력 및 출력 데이터를 이동한다.
원하는 자리이동을 한 후, 상기 TAP 제어기(15)는 제어신호를 출력하여 상기 테스트회로부(10)를 구동시켜 테스트를 수행하고, 테스트 수행이 끝나면 그 결과를 직렬자리이동 레지스터(12)로 출력하며, 직렬자리이동 레지스터(12)는 테스트데이터 (TDO)를 출력한다.
상기와 같이 종래의 기술에 있어서 단순한 JTAG 오류수정장치는 하드웨어 및 소프트웨어를 동시에 수행하기 위한 테스트 클럭의 속도가 고속으로 동작하기에 적합하지 못하기 때문에 이로 인하여 오류수정작업에 시간이 많이 걸리고, 연속적인 동작 테스트를 하기 위해서는 더 많은 시간이 걸려 오류수정작업의 효율성이 떨어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 외부의 에뮬레이터(Emulator)에 메모리 및 메모리제어부를 추가하여 하드웨어 및소프트웨어의 오류수정작업을 동시에 수행함으로써, 테스트의 속도를 향상시키는 장치를 제공함에 그 목적이 있다.
도 1은 종래 JTAG를 이용한 오류수정장치의 구성을 보인 블록도.
도 2는 도 1에서 JTAG 신호의 타이밍도.
도 3은 본 발명 에뮬레이터를 이용한 오류수정장치의 일실시예를 보인 블록도.
도 4는 도 3에서 메모리에 다운로딩되는 프로그램의 구조를 보인 예시도.
***도면의 주요 부분에 대한 부호의 설명***
20 : 호스트 21 : 테스트회로부
30 : 에뮬레이터 31 : 호스트 인터페이스 회로부
32 : 메모리제어부 33 : 메모리
34 : JTAG 인터페이스 회로부 40 : JTAG회로부
41 : 디코더 42 : TAP 제어기
43 : 명령어 레지스터 44 : 데이터 레지스터
이와 같은 목적을 달성하기 위한 본 발명의 에뮬레이터를 이용한 오류수정장치의 구성은, 테스트실행데이터에 따라 입력데이터의 오류수정을 위한 테스트를 수행하여 테스트 결과치를 출력하고, 이를 감지하여 감지신호를 호스트로 출력하는 테스트부와, 직렬로 자리를 이동하면서 입력데이터 또는 테스트데이터를 상기 테스트부로 출력하고, 상기 테스트부로부터 테스트 결과치를 입력받아 상기 테스트 결과치를 출력하는 직렬자리이동 레지스터로 구성된 테스트회로부와; 상기 호스트로부터 상기 테스트회로부를 구동하기 위한 테스트실행데이터를 다운로딩(down-loading)하여 해당 실행데이터를 출력하고, 동시에 JTAG 신호를 출력하는 에뮬레이터와; 상기 에뮬레이터의 실행데이터를 입력받아 디코딩하는 디코더와, 제어신호에 따라 테스트를 위한 상기 테스트데이터를 저장시키는 명령어를 출력하는 명령어 레지스터와, 상기 명령어 레지스터의 출력신호에 따라 테스트를 위한 상기 테스트데이터를 저장하는 데이터 레지스터와, 상기 에뮬레이터의 JTAG 출력신호에 따라 상기 테스트회로부의 오류를 판단하도록 상기 명령어 레지스터를 제어하는 신호를 출력하는 테스트 액세스 포트(TAP) 제어기로 구성된 JTAG회로부로 구성한 것을 특징으로 한다.
상기 에뮬레이터는 상기 호스트와의 인터페이싱하는 호스트 인터페이스 회로부와, 상기 호스트 인터페이스 회로부로부터 출력되는 상기 테스트회로부를 구동하기 위한 테스트실행데이터를 입력받아 다운로딩(down-loading)하고, 실행데이터를 출력하는 메모리제어부와, 상기 호스트 인터페이스 회로부로부터 출력되는 상기 JTAG, 신호를 출력하거나, 상기 테스트회로부로부터 출력되는 상기 테스트 결과치를 상기 호스트 인터페이스 회로부로 출력하는 JTAG 인터페이스 회로부로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 에뮬레이터를 이용한 오류수정장치의 일실시예를 보인 블록도로서, 이에 도시한 바와 같이 테스트실행데이터(실행 프로그램)에 따라 입력데이터의 오류수정을 위한 테스트를 수행하여 테스트 결과치를 출력하고, 이를 감지하여 감지신호를 호스트(20)로 출력하는 테스트부(미도시)와, 직렬로 자리를 이동하면서 입력데이터 또는 테스트데이터를 상기 테스트부로 출력하고, 상기 테스트부로부터 테스트 결과치를 입력받아 상기 테스트 결과치(TDO)를 출력하는 직렬자리이동 레지스터(미도시)로 구성된 테스트회로부(21)와; 상기 호스트(20)와 인터페이싱하는 호스트 인터페이스 회로부(31)와, 상기 호스트 인터페이스 회로부(31)로부터 출력되는 상기 테스트회로부(21)를 구동하기 위한 테스트실행데이터를 입력받아 다운로딩 (down-loading)하고, 실행데이터를 출력하는 메모리제어부(32)와, 상기 메모리제어부(32)의 제어에 따라 테스트실행데이터를 다운로딩한 후, 그에 따른 실행데이터를 출력하는 메모리(33)와, 상기 호스트 인터페이스 회로부(31)로부터 출력되는 상기 JTAG 신호를 출력하거나, 상기 테스트회로부(21)로부터 출력되는 상기 테스트 결과치를 상기 호스트 인터페이스 회로부(31)로 출력하는 JTAG 인터페이스 회로부(34)로 구성된 에뮬레이터(30)와; 상기 에뮬레이터(30)의 실행데이터를 입력받아 디코딩하는 디코더(41)와, 제어신호에 따라 테스트를 위한 상기 테스트데이터를 저장시키는 명령어를 출력하는 명령어 레지스터(43)와, 상기 명령어 레지스터(43)의 출력신호에 따라 테스트를 위한 상기 테스트데이터를 저장하는 데이터 레지스터(44)와, 상기 에뮬레이터(40)의 JTAG 출력신호(TDI, TCK, TMS)에 따라 상기 테스트회로부 (21)의 오류를 판단하도록 상기 명령어 레지스터(43)를 제어하는 제어신호를 출력하는 테스트 액세스 포트(TAP) 제어기로 구성된 JTAG회로부(42)로 구성한다.
이와 같이 구성한 본 발명에 따른 일실시예의 동작 과정 및 작용 효과를 설명하면 다음과 같다.
소프트웨어(S/W)와 하드웨어(H/W)의 오류수정을 동시에 하기 위한 본 발명의 구성을 도시한 도 3에서와 같이 호스트(20)로부터 테스트회로부(21)를 구동하기 위한 테스트실행데이터(실행 프로그램 및 JTAG 신호)가 호스트 인터페이스 회로부(31)에 입력되면 이 데이터는 메모리제어부(32)와 JTAG 인터페이스 회로부(34)로 가는 데이터로 나뉘어 지며, 그중 메모리제어부(32)로 가는 데이터(실행 프로그램)는 메모리제어부(32)를 통해 도 4에 도시한 구조로 메모리(33)에 다운로딩(down-loading)되는데, 테스트회로부(21)가 인식하는 명령어는 테스트회로부(21)가 일반적으로 동작하는 수준에서 인식하는 명령어로 소프트웨어(S/W) 및 하드웨어(H/W)의 오류수정을 목적으로 프로그램되는 명령어의 조합이다.
이후, 상기 메모리(33)는 소프트웨어 및 하드웨어의 오류수정을 위해 저장되어 있는 데이터를 출력하는데, 이중 소프트웨어의 오류수정 동작을 설명하면 다음과 같다.
상기 메모리(33)에서 출력되는 실행 프로그램(도 4의 ⓐ)에 따라 테스트회로부(21)는 호스트(20)로부터 입력되는 실제적인 입력데이터의 오류수정을 위한 테스트를 수행하고, 그 테스트 결과를 에뮬레이터(30)의 JTAG 인터페이스 회로부(34)로 출력하면서 데이터가 출력됨을 알리는 감지신호(DS)를 호스트 인터페이스 회로부(31)를 통해 상기 호스트(20)로 출력한다.
상기 동작과 동시에 메모리(33)의 출력을 JTAG회로부(40)의 디코더(41)에서 입력받아 디코딩을 하여 출력하며, 이를 TAP 제어기(42)에서 입력받는데, 이 TAP 제어기 (42)는 기본적으로 JTAG 표준을 따르는 신호(TDI, TCK, TMS)에 의해 구동되며, 이 신호들은 에뮬레이터(30)의 JTAG 인터페이스 회로부(34)로부터 입력받는다. 그러나 상기 디코더(41)로부터 출력되는 데이터가 TAP 명령어(도 4의 ⓑ)이면 상기 TAP 제어기(42)는 하드웨어 오류수정을 위한 동작을 시작하도록 명령어 레지스터(43)를 구동시키기 위한 신호(제어신호)를 출력하여 TAP 명령어(도 4의 ⓑ)가 수행되도록 하며, 그 후의 동작은 상기에서 설명한 도 1의 동작과 동일하게 JTAG 표준을 따른다.
상기 TAP 명령어는 도 4에서와 같이 프로그램 상에 어디에도 위치할 수 있는데, 이 명령은 전에 수행하던 소프트웨어의 오류수정을 위한 프로그램 실행을 멈추고, 테스트회로부(21)의 상태를 알기 위한 하드웨어 오류수정 동작으로 전환하라는 것을 의미하며, 이 오류수정 동작의 결과가 출력되면 다시 상기 테스트회로부(21)가 인식하는 명령어(도 4의 ⓒ)가 수행되고, 다른 TAP 명령어(도 4의 ⓓ)를 만나는 순간까지 프로그램의 실행을 계속한다. 이러한 순서를 반복함으로써 원하는 프로그램에서 브레이크 포인트(Break point) 효과를 수행하는 것과 같은 소프트웨어 및 하드웨어의 오류수정 기능을 수행한다.
이상에서 설명한 바와 같이 본 발명 에뮬레이터를 이용한 오류수정장치는 에뮬레이터를 사용함으로써, JTAG 표준만으로 오류수정작업을 하는 종래 기술보다 빠른 소프트웨어 오류수정이 가능하며, 사용자가 원하는 시점에서 소프트웨어 오류수정과 하드웨어 오류수정작업이 가능하여 칩 테스트를 위한 시간을 줄이는 효과가 있다.

Claims (2)

  1. 테스트실행데이터에 따라 입력데이터의 오류수정을 위한 테스트를 수행하여, 테스트 결과치를 출력하고, 이를 감지하여 감지신호를 호스트로 출력하는 테스트부와, 직렬로 자리를 이동하면서 입력데이터 또는 테스트데이터를 상기 테스트부로 출력하고, 상기 테스트부로부터 테스트 결과치를 입력받아 상기 테스트 결과치를 출력하는 직렬자리이동 레지스터로 구성된 테스트회로부와; 상기 호스트로부터 상기 테스트회로부를 구동하기 위한 테스트실행데이터를 다운로딩(down-loading)하여 해당 실행데이터를 출력하고, 동시에 JTAG 신호를 출력하는 에뮬레이터와; 상기 에뮬레이터의 실행데이터를 입력받아 디코딩하는 디코더와, 제어신호에 따라 테스트를 위한 상기 테스트데이터를 저장시키는 명령어를 출력하는 명령어 레지스터와, 상기 명령어 레지스터의 출력신호에 따라 테스트를 위한 상기 테스트데이터를 저장하는 데이터 레지스터와, 상기 에뮬레이터의 JTAG 출력신호에 따라 상기 테스트회로부의 오류를 판단하도록 상기 명령어 레지스터를 제어하는 제어신호를 출력하는 테스트 액세스 포트(TAP) 제어기로 구성된 JTAG회로부로 구성한 것을 특징으로 하는 에뮬레이터를 이용한 오류수정장치.
  2. 제1항에 있어서, 상기 에뮬레이터는 상기 호스트와의 인터페이싱하는 호스트 인터페이스 회로부와, 상기 호스트 인터페이스 회로부로부터 출력되는 상기 테스트회로부를 구동하기 위한 테스트실행데이터를 입력받아 다운로딩(down-loading)하고, 실행데이터를 출력하는 메모리제어부와, 상기 호스트 인터페이스 회로부로부터 출력되는 상기 JTAG 신호를 출력하거나, 상기 테스트회로부로부터 출력되는 상기 테스트 결과치를 상기 호스트 인터페이스 회로부로 출력하는 JTAG 인터페이스 회로부로 구성한 것을 특징으로 하는 에뮬레이터를 이용한 오류수정장치.
KR1019980054638A 1998-12-12 1998-12-12 에뮬레이터를이용한오류수정장치 KR100324315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980054638A KR100324315B1 (ko) 1998-12-12 1998-12-12 에뮬레이터를이용한오류수정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980054638A KR100324315B1 (ko) 1998-12-12 1998-12-12 에뮬레이터를이용한오류수정장치

Publications (2)

Publication Number Publication Date
KR20000039321A KR20000039321A (ko) 2000-07-05
KR100324315B1 true KR100324315B1 (ko) 2002-05-13

Family

ID=19562542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054638A KR100324315B1 (ko) 1998-12-12 1998-12-12 에뮬레이터를이용한오류수정장치

Country Status (1)

Country Link
KR (1) KR100324315B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606750B1 (ko) * 1999-12-31 2006-07-31 엘지전자 주식회사 휴대 전화기용 프로그램 다운로딩 장치
KR101280287B1 (ko) * 2011-12-16 2013-07-01 국방과학연구소 임베디드 소프트웨어 검증장치 및 그 운용방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399334A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd プログラム・ダウンロード式エミュレータ
KR970016993A (ko) * 1995-09-22 1997-04-28 김광호 시스템의 에뮬레이션회로
KR19990079373A (ko) * 1998-04-04 1999-11-05 윤종용 마이크로컨트롤러의 바운더리 스캔 스탠다드 인터페이스를 이용한 디버깅 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399334A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd プログラム・ダウンロード式エミュレータ
KR970016993A (ko) * 1995-09-22 1997-04-28 김광호 시스템의 에뮬레이션회로
KR19990079373A (ko) * 1998-04-04 1999-11-05 윤종용 마이크로컨트롤러의 바운더리 스캔 스탠다드 인터페이스를 이용한 디버깅 방법

Also Published As

Publication number Publication date
KR20000039321A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100698860B1 (ko) Ｊｔａｇ 시험 방식
EP0511752A1 (en) High-speed integrated circuit testing with jtag
KR100597771B1 (ko) 메모리용 테스트 회로
US6427216B1 (en) Integrated circuit testing using a high speed data interface bus
US20210327525A1 (en) At-speed test of functional memory interface logic in devices
JPS5849881B2 (ja) デ−タシヨリソウチ
KR100324315B1 (ko) 에뮬레이터를이용한오류수정장치
JP5259080B2 (ja) 診断モード切り替え装置及びその方法
JP4805134B2 (ja) 集積回路の内部ラッチをスキャンする方法及び装置並びに集積回路
WO2003005046A3 (en) Apparatus with a test interface
JPS63148179A (ja) スキヤン・パス回路
KR100253370B1 (ko) 프로그램 가능한 제이택 에뮬레이터
JPH07128407A (ja) テスト装置
KR100557918B1 (ko) 조인트 테스트 액세스 그룹을 이용한 오류수정장치
KR20010052868A (ko) 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템
KR19990079373A (ko) 마이크로컨트롤러의 바운더리 스캔 스탠다드 인터페이스를 이용한 디버깅 방법
KR100512162B1 (ko) 마이크로프로세서의에뮬레이션모드를위한바운더리스캔스탠다드인터페이스회로
US7401164B2 (en) Methodology for performing register read/writes to two or more expanders with a common test port
JP2760027B2 (ja) Ｉ／ｏ装置
EP0504515A2 (en) Memory emulation test system in which undesirable microprocessor reset is precluded
JPH0727011B2 (ja) 大規模集積回路
JP2605275B2 (ja) マイクロコンピユータ
KR19990068862A (ko) 프로그램 가능한 플래시 메모리를 내장하는 마이크로콘트롤러
JPH10123213A (ja) 半導体集積回路
JP2003177936A (ja) ディジタル・インタフェース試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee