JPS5849881B2 - デ−タシヨリソウチ - Google Patents
デ−タシヨリソウチInfo
- Publication number
- JPS5849881B2 JPS5849881B2 JP50144035A JP14403575A JPS5849881B2 JP S5849881 B2 JPS5849881 B2 JP S5849881B2 JP 50144035 A JP50144035 A JP 50144035A JP 14403575 A JP14403575 A JP 14403575A JP S5849881 B2 JPS5849881 B2 JP S5849881B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- sequencer
- instructions
- control
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1161—Signal processing, detect or deliver analog signals
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15127—Bit and word, byte oriented instructions, boolean and arithmetic operations
Description
【発明の詳細な説明】
本発明は、一般的電子計算機が持つコンピュータモード
の制御機構と、シーケンス制御専用計算機としてのシー
ケンサーモードの制御機構を持つ処理装置に関し、特に
コンピュータモードとシーケンサーモード相互間を切替
えることにより1台の装置でコンピュータとしての動作
とシーケンサーとしての動作の機能を持たせんとするも
のである。
の制御機構と、シーケンス制御専用計算機としてのシー
ケンサーモードの制御機構を持つ処理装置に関し、特に
コンピュータモードとシーケンサーモード相互間を切替
えることにより1台の装置でコンピュータとしての動作
とシーケンサーとしての動作の機能を持たせんとするも
のである。
本発明の具体的説明の前に、まず、従来におけるストア
ードブログラム方式のシーケンサーについて述べる。
ードブログラム方式のシーケンサーについて述べる。
第1図において、シーケンサーは処理装置11及び入出
力バス14に接続された入力点12及び出力点13によ
り構或される。
力バス14に接続された入力点12及び出力点13によ
り構或される。
今シーケンス動作の一例として、第2図のラダーシンボ
ルにて書かれたシーケンスを例にとる。
ルにて書かれたシーケンスを例にとる。
ここで常開接点ぱ201に代表されるシンボルで書かれ
、常閉接点ぱ202で代表されるシンボルで書かれる。
、常閉接点ぱ202で代表されるシンボルで書かれる。
また207のシンボルは出力コイルを示す。
21,23ぱブランチを示す。
22.24は信号線の結合点を示す。
各接点及び出力コイルは、処理装置外部の点である場合
もあるし、又処理装置内部メモリに置き替えられた点で
ある場合もある。
もあるし、又処理装置内部メモリに置き替えられた点で
ある場合もある。
外部状態制御用出力コイル及び外部状態検出用接点は入
出力バス14を通して出力点13及び入力点12によっ
て与えられる。
出力バス14を通して出力点13及び入力点12によっ
て与えられる。
第2図のシーケンスをプログラム命令としてコーディン
グすれば下記となる。
グすれば下記となる。
上記コーディングが第2図シーケンスのプログラムとな
る。
る。
このプログラムを処理装置11で実行することにより、
ラダーシンボル第2図と等価な処理を行なわせることが
できる。
ラダーシンボル第2図と等価な処理を行なわせることが
できる。
次に各々の命令の処理について解説する。
今A。o,WKぱ有効ビット1ビットのメモリ、STA
CKは複数個のメモリ、STACKPTRぱSTACK
のアドレスを示すものとし、またPAは外部入出力点の
アドレス、又は内部メモリに置き替えられた入出力点の
アドレスを示すものとする。
CKは複数個のメモリ、STACKPTRぱSTACK
のアドレスを示すものとし、またPAは外部入出力点の
アドレス、又は内部メモリに置き替えられた入出力点の
アドレスを示すものとする。
各処理内容中0ぱそのメモリの内容を示す。
→ぱ信号値の移動を示す。
上記に示された命令の処理を、コーディングされた一連
のシーケンス命令に従がい実行すれば、入力接点の状態
の論理演算結果を出力点に導くことになるわけである。
のシーケンス命令に従がい実行すれば、入力接点の状態
の論理演算結果を出力点に導くことになるわけである。
シーケンサーはこの一連のシーケンス動作を高速にくり
返し連続動作することにより、実際のりレーシーケンス
と等価な働きをする。
返し連続動作することにより、実際のりレーシーケンス
と等価な働きをする。
しかしながら従来の方式には困難な問題が1つある。
すなわち、シーケンサーは接点信号等のデイジタル的シ
ーケンス処理しかできないことである。
ーケンス処理しかできないことである。
一般にプロセスはデイジクル的シーケンス制御の他、ア
ナログ信号が共存している場合が多い。
ナログ信号が共存している場合が多い。
このため、プロセス入出力装置が必要となり、更にアナ
ログーデイジタル変換データ処理が必要となる。
ログーデイジタル変換データ処理が必要となる。
シーケンサーはその高速なシーケンス処理を得意とする
が、このアナログ入出力とデーター処理は不可能であっ
た。
が、このアナログ入出力とデーター処理は不可能であっ
た。
従がって従来はシーケンサーとコンピュータを2台用意
して、処理をさせていた。
して、処理をさせていた。
さらにプロセス入出力とシーケンサー接点信号データと
で相関のある処理の場合、2台の装置間でデータの授受
を行なう必要があり、その授受の機構が複雑であった。
で相関のある処理の場合、2台の装置間でデータの授受
を行なう必要があり、その授受の機構が複雑であった。
また、コンピュータに、シーケンサー命令および、これ
の制御機構を付加することが考えられるが、一般にコン
ピュータでは、使用する命令の数によって、命令コード
長が決められており、(例えば命令の数が64の場合は
6ビットの命令コードとなっている。
の制御機構を付加することが考えられるが、一般にコン
ピュータでは、使用する命令の数によって、命令コード
長が決められており、(例えば命令の数が64の場合は
6ビットの命令コードとなっている。
)シーケンサ一命令を付加する場合は、命令コード長を
増やす必要がある。
増やす必要がある。
命令コード長を増やすと、コンピュータとしての命令コ
ードの修正が必須となり、現実的な対策ではない。
ードの修正が必須となり、現実的な対策ではない。
命令コード長の変更は、命令デコーダそのものの変更も
意味する。
意味する。
本発明の目的は、上記欠点を無くし、1台の装置(シー
ケンサーも含む)でアナログ入出力、又データの処理が
できるコンピュータ機構と、高速にデイジタル的シーケ
ンス制御のできるシーケンサー機構をもち、安価に両制
御を行わせしむデータ処理装置を提供することにある。
ケンサーも含む)でアナログ入出力、又データの処理が
できるコンピュータ機構と、高速にデイジタル的シーケ
ンス制御のできるシーケンサー機構をもち、安価に両制
御を行わせしむデータ処理装置を提供することにある。
本発明の特徴とするところは処理装置の動作モードを切
替えることにより、コンピュータとして動作させること
も、シーケンサーとして動作させることも可能としてい
ることである。
替えることにより、コンピュータとして動作させること
も、シーケンサーとして動作させることも可能としてい
ることである。
これにより、本発明では、シーケンサーとして高速のシ
ーケンス動作を行ない、またコンピュータとしてマンマ
シンコミュニケーション(以後MCSと略称する)を実
現し、更にアナログデータの授受、データ処理が出来る
。
ーケンス動作を行ない、またコンピュータとしてマンマ
シンコミュニケーション(以後MCSと略称する)を実
現し、更にアナログデータの授受、データ処理が出来る
。
本発明によるコンピュータモードには一般のコンピュー
タと等価な命令として、論理演算命令、算術演算命令、
メモリ関係命令、入出力命令等がある。
タと等価な命令として、論理演算命令、算術演算命令、
メモリ関係命令、入出力命令等がある。
また上記命令以外に、コンピュータモードからシーケン
サーモードに処理装置を切り替える命令としてSTAR
T命令を持つ。
サーモードに処理装置を切り替える命令としてSTAR
T命令を持つ。
この命令をコンピュータモードで実行することにより、
処理装置はシーケンサーになる。
処理装置はシーケンサーになる。
またシーケンサーモードには従来用いられていたシーケ
ンサー命令以外に、SEND命令を持つ。
ンサー命令以外に、SEND命令を持つ。
SEND命令をシーケンサーモードで実行することによ
り、処理装置はコンピュータモードに切り替わる。
り、処理装置はコンピュータモードに切り替わる。
この様にして、処理装置は1角にてコンピュータとシー
ケンサーの2台の機能を持つ。
ケンサーの2台の機能を持つ。
次に処理装置のモード切り換えの手順を説明する。
処理装置は、電源投入時あるいは動作開始直後コンピュ
ータモードにある。
ータモードにある。
コンピュータモードからシーケンサーモードに切り換え
るためにSTART命令を発すれば処理装置はシーケン
サーとなる。
るためにSTART命令を発すれば処理装置はシーケン
サーとなる。
シーケンサーとなった処理装置は一連のシーケンス命令
を実行する。
を実行する。
シーケンスプログラムには、一連のシーケンス命令終了
時点にSEND命令を組み込んでおく。
時点にSEND命令を組み込んでおく。
処理装置がSEND命令を実行すれば、処理装置はコン
ピュータとなる。
ピュータとなる。
従来シーケンサーは一連の命令を高速にくり返し行ない
、結果としてあたかもラダーシンボルと等価な働きをし
た。
、結果としてあたかもラダーシンボルと等価な働きをし
た。
本発明による処理装置は一連のシーケンス命令を1回実
行すればコンピュータモードに復帰する。
行すればコンピュータモードに復帰する。
コンピュータとしての処理装置は、コンピュータとして
のタスクがなければ、続いてシーケンサーモードへの切
り替えを行ない、シーケンサー動作を行なう。
のタスクがなければ、続いてシーケンサーモードへの切
り替えを行ない、シーケンサー動作を行なう。
この様にして一連のシーケンサー命令をくり返すわけで
ある。
ある。
もしコンピュータとしてのタスクがあれば、タスクを終
了してから、シーケンサーモードへもどるわけである。
了してから、シーケンサーモードへもどるわけである。
コンピュータモードのタスクとしては、アナログデータ
の入出力、データの処理、更にマンマシンコミュニケー
ションタスクすなわちMCS処理等がある。
の入出力、データの処理、更にマンマシンコミュニケー
ションタスクすなわちMCS処理等がある。
シーケンサーのデイバッグは、このMCSによりコンピ
ュータモードとシーケンサーモードを高速にくり返すこ
とにより、コンピュータとしての動作を行なうことも、
シーケンサーとして動作することも可能となる。
ュータモードとシーケンサーモードを高速にくり返すこ
とにより、コンピュータとしての動作を行なうことも、
シーケンサーとして動作することも可能となる。
シーケンサーとしての処理装置は一連のシーケンス命令
をくり返し高速に実行するため、ラダーシンボルのシー
ケンスと等価な働きをする。
をくり返し高速に実行するため、ラダーシンボルのシー
ケンスと等価な働きをする。
以下、本発明による一実施例を説明する。
第1図における処理装置11ぱ、第3図において、デー
タ及び命令を格納しておく主記憶装置41と、外部バス
14を制御する入出力部42と、データを一時記憶する
レジスタ群43と、レジスタ間ヲ互いに接続するデータ
ストラクチャー44と、命令を判読し、命令に従かい処
理装置を制御する制4ffl構45とで構威される。
タ及び命令を格納しておく主記憶装置41と、外部バス
14を制御する入出力部42と、データを一時記憶する
レジスタ群43と、レジスタ間ヲ互いに接続するデータ
ストラクチャー44と、命令を判読し、命令に従かい処
理装置を制御する制4ffl構45とで構威される。
またレジスク群43は、演算レジスタ、プログラムカウ
ンタPC(以後P.c.と書く)、メモリアドレスレジ
スタ等から戒る。
ンタPC(以後P.c.と書く)、メモリアドレスレジ
スタ等から戒る。
制御機構45ぱ、第4図に示すごとく、コンピュータモ
ード制御機構51,及びシーケンサーモード制御機構5
1′より戊る。
ード制御機構51,及びシーケンサーモード制御機構5
1′より戊る。
まずコンピュータモードから始まるとして、コンピュー
タモード用PC52の指示する命令が主記憶装置41か
ら読み出され、レジスタ53にセットされる。
タモード用PC52の指示する命令が主記憶装置41か
ら読み出され、レジスタ53にセットされる。
命令のオペコード54ぱ、コンピュータモード用デイコ
ーダ55にて判読される。
ーダ55にて判読される。
命令が判読されると命令に該当する制御モジュール56
が選択され、起動する。
が選択され、起動する。
制御モジュールは命令の意図する制御を実行する。
もし命令がシーケンサーモードへの切り替え命令、ST
ART命令により制御モジュール57が起動されれば、
制御モジュール57は、コンピュータモード用PC52
を停止させ、シーケンサー用PC5Bを起動させ、主記
憶装置41から命令をレジスタ53に読み出し、シーケ
ンサーモード用デイコーダ−59によりオペコード54
を判読させる。
ART命令により制御モジュール57が起動されれば、
制御モジュール57は、コンピュータモード用PC52
を停止させ、シーケンサー用PC5Bを起動させ、主記
憶装置41から命令をレジスタ53に読み出し、シーケ
ンサーモード用デイコーダ−59によりオペコード54
を判読させる。
判読されたシーケンサー命令により対応する制御モジュ
ール510が起動する。
ール510が起動する。
制御モジュールは命令の意図する制御を実行する。
もし命令がコンピュータモードへの切り替え命令、SE
ND命令であり、デイコーダー59により、SEND制
御モジュール510が起動されれば、制御モジュール5
10ぱ、シーケンサー用PC58を停止させ、コンピュ
ータ用PC52を起動させる。
ND命令であり、デイコーダー59により、SEND制
御モジュール510が起動されれば、制御モジュール5
10ぱ、シーケンサー用PC58を停止させ、コンピュ
ータ用PC52を起動させる。
主記憶装置41からレジスタ53に読み出された命令の
オペコード54ぱ、デイコーダ−55で判読され、制御
モジュール56を起動する。
オペコード54ぱ、デイコーダ−55で判読され、制御
モジュール56を起動する。
以上の手順により両モードが切り替わるわけである。
なおデイコーダ−55及び59と、制御モジュール56
,57,510、及び511ぱ、ワイヤードロジツクに
よる回路であってもリードオンリーメモリー(ROM)
に焼き込まれたマイクロプログラムに一部助けられた、
回路よりなる制御機構でもよい。
,57,510、及び511ぱ、ワイヤードロジツクに
よる回路であってもリードオンリーメモリー(ROM)
に焼き込まれたマイクロプログラムに一部助けられた、
回路よりなる制御機構でもよい。
制御モジュール56は各命令に対応する論理制御回路で
あり、各モジュールごとに異なる論理を持つ。
あり、各モジュールごとに異なる論理を持つ。
第5図に、ROMに焼き込まれた、マイクロプログラム
に一部助けられた、制御モジュール回路の中心部を示す
。
に一部助けられた、制御モジュール回路の中心部を示す
。
制御パターンはROM62に焼き込まれている。
レジスタ63ぱROM62のアドレスを示す。
信号線64ぱ次に読み出すパターンのアドレスをレジス
タ63に送る。
タ63に送る。
信号線65.66は本モジュールを起動させる。
ROM62の出力パターンである信号線67.68は、
処理装置を制御する制御信号線である。
処理装置を制御する制御信号線である。
次に各制御モジュールの働きを第6図に示す。
まず処理装置はコンピューターモードから始まる。
コンピュータ命令のオペコード54をデイコードするコ
ンピュータモード用デイコーダ−55は信号71によっ
て制御される。
ンピュータモード用デイコーダ−55は信号71によっ
て制御される。
該信号は制御モジュール72より出る。
制御モジュール72ぱコンピューターモード時にオペコ
ードをデイコードし、コンピューター命令に対応する制
御モジュールを選択させる。
ードをデイコードし、コンピューター命令に対応する制
御モジュールを選択させる。
その命令に対応する制御モジュール56が選ばれると、
制御モジュール72ぱ停止し、命令に対応する制御モジ
ュール56が起動する。
制御モジュール72ぱ停止し、命令に対応する制御モジ
ュール56が起動する。
選ばれた制御モジュール56は自己のROMパターンに
従がい、処理装置各部を制御する信号73.74を出す
。
従がい、処理装置各部を制御する信号73.74を出す
。
制御処理が終了すれば、信号75により制御モジュール
72を起動させ、自己モジュール56ぱ停止する。
72を起動させ、自己モジュール56ぱ停止する。
これで1つのコンヒュータ命令が終了したことになる。
次のコンピュータ命令をデイコードすれば、制御モジュ
ール72は停止する。
ール72は停止する。
もし命令がSTART命令ならば、モード切り替え用の
制御モジュール57か選ばれる。
制御モジュール57か選ばれる。
制御モジュール57が起動し、制御信号76を出す。
制(至)信号76はコンピュータ用プログラムカウンタ
ー52からシーケンサー用プログラムカウンター58に
切り替える。
ー52からシーケンサー用プログラムカウンター58に
切り替える。
シーケンサー用PC(プログラムカウンター)58にて
指示された主記憶装置41のシーケンス命令はレジスタ
53に入る。
指示された主記憶装置41のシーケンス命令はレジスタ
53に入る。
制御モジュール57ぱオペコード54をシーケンサー用
デイコーダ−59に導く。
デイコーダ−59に導く。
これでシーケンサーモードになったわけである。
シーケンサ一命令に対応した制御モジュール510がデ
イコーダー59にて選ばれる。
イコーダー59にて選ばれる。
制御モジュール510は処理を完結すると、信号77に
より制御モジュール57を再起動する。
より制御モジュール57を再起動する。
制御モジュール57ぱ起動すると、次の新しいシーケン
サー命令をデイコーダー59に導き、命令に対応するモ
ジュールを選び、停止する。
サー命令をデイコーダー59に導き、命令に対応するモ
ジュールを選び、停止する。
もし命令がSEN.D命令であれば、モジュール511
が選ばれる。
が選ばれる。
モジュール511ぱ起動すると、シーケンサーモードか
らコンピュータモードに切り替えるため、制御モジュー
ル72を起動し、自己モジュールを停止する。
らコンピュータモードに切り替えるため、制御モジュー
ル72を起動し、自己モジュールを停止する。
これでコンピュータモードに切り替わったわけである。
制御モジュール72ぱ、コンピュータ命令をデイコード
し、対応するコンピュータ命令制御モジュールを起動さ
せ、停止する。
し、対応するコンピュータ命令制御モジュールを起動さ
せ、停止する。
プログラムカウンタPCはモジュール57が動作中のみ
シーケンサー用PC58が選ばれる。
シーケンサー用PC58が選ばれる。
ここで制御モジュールについて考察するに、本処理装置
中、働いているモジュールは常に1個である。
中、働いているモジュールは常に1個である。
よってROMを共通のアドレスレジスタで指示すること
が可能である。
が可能である。
第7図は、共通ROMアドレスレジスタ81,ROM8
2、コンピューター用デイコーダ−55、シーケンサー
用デイコーダ−59により構戒された、第6図と等価な
処理装置を示す。
2、コンピューター用デイコーダ−55、シーケンサー
用デイコーダ−59により構戒された、第6図と等価な
処理装置を示す。
デイコーダーはディコーダーの入力条件を増加してやれ
ば、第7図のデイコーダ−55とデイコーダ−59を、
入カビット数の犬ぎなデイコーダーに置き替えることが
できる。
ば、第7図のデイコーダ−55とデイコーダ−59を、
入カビット数の犬ぎなデイコーダーに置き替えることが
できる。
第8図に、より簡単な構戒とした処理装置を示す。
デイコーダー91ぱ第7図のデイコーダ−55とデイコ
ーダー59の2台分の作用をする。
ーダー59の2台分の作用をする。
これは信号線92,93によって働く。
以上説明のごとく、本発明においては、シーケンサモー
ドとコンピューターモードは命令によって切り替わる。
ドとコンピューターモードは命令によって切り替わる。
さて一連のコンピューター命令中には、マンマシンコミ
ュニケーション(MSC)によるプログラムのディバッ
グ用プログラムあるいは、アナログーディジタル変換、
あるいはデーターの演算処理等のプログラムがある。
ュニケーション(MSC)によるプログラムのディバッ
グ用プログラムあるいは、アナログーディジタル変換、
あるいはデーターの演算処理等のプログラムがある。
この場合、一連のシーケンスモードの命令の終りにS
END命令を付け、一連のコンピューターモードの命令
の終りにSTART命令を付ける。
END命令を付け、一連のコンピューターモードの命令
の終りにSTART命令を付ける。
このようにすると、SEND命令とSTART命令によ
り処理装置は、シーケンサーモードとコンピューターモ
ードを互いにくり返すことになる。
り処理装置は、シーケンサーモードとコンピューターモ
ードを互いにくり返すことになる。
処理装置は、シーケンサーモードとコンピューターモー
ドを高速にくり返していることになる。
ドを高速にくり返していることになる。
よって処理装置はシーケンサーとして十分役目を果し、
またコンピューターとしての役目も果すわけである。
またコンピューターとしての役目も果すわけである。
これにより、シーケンス制御、アナログデータ処理の両
方が必要なプラント(一般にこれが多い。
方が必要なプラント(一般にこれが多い。
)に対して安価な制御装置を提供することができる。
第1図はシーケンサーのブロック図、第2図はラダーシ
ンボルのシーケンス例、第3図は本発明の概略構或図、
第4図は本発明の要部の具体例の1つを示す図、第5図
はマイクロプログラム方式の制御モジュール説明図、第
6図は第5図の制御モジュールを用いた処理装置、第7
図ぱ制聞モジュールを共用にした処理装置、第8図はデ
ィコーダーを共用にした処理装置を示すものである。 符号の説明、41・・・・・・主記憶装置、42・・曲
入出力装置、43・・・・・・レジスタ群、44・・間
データストラクチャー 45・・・・・・制御機構、5
1・・曲コンピュータモード制御機構、51′・・間シ
ーケンサーモード制御機構、52・・・・・・コンピュ
ータモード用プログラムヵウンタ、53・・曲レジスタ
、54・・・・・・命令のオペコード、55・・・・・
・コンピュータモード用デイコーダ、56.57・曲・
制御モジュール、58・・・・・・シーケンサーモード
用プログラムヵウンタ、59・・・・・・シーケンサー
モード用ディコーダ、51o・・・・・・制御モジュー
ル、511・・曲i1JHモジュール。
ンボルのシーケンス例、第3図は本発明の概略構或図、
第4図は本発明の要部の具体例の1つを示す図、第5図
はマイクロプログラム方式の制御モジュール説明図、第
6図は第5図の制御モジュールを用いた処理装置、第7
図ぱ制聞モジュールを共用にした処理装置、第8図はデ
ィコーダーを共用にした処理装置を示すものである。 符号の説明、41・・・・・・主記憶装置、42・・曲
入出力装置、43・・・・・・レジスタ群、44・・間
データストラクチャー 45・・・・・・制御機構、5
1・・曲コンピュータモード制御機構、51′・・間シ
ーケンサーモード制御機構、52・・・・・・コンピュ
ータモード用プログラムヵウンタ、53・・曲レジスタ
、54・・・・・・命令のオペコード、55・・・・・
・コンピュータモード用デイコーダ、56.57・曲・
制御モジュール、58・・・・・・シーケンサーモード
用プログラムヵウンタ、59・・・・・・シーケンサー
モード用ディコーダ、51o・・・・・・制御モジュー
ル、511・・曲i1JHモジュール。
Claims (1)
- 1 データ及び命令を格納しておく主記憶装置と、外部
機器とのデータの授受を行う入出力装置と、テータ及び
命令を一時記憶するレジスタ群と、レジスタ間を互いに
接続するデータストラクチャと、命令をデコードし、命
令に従いレジスタ群を含む処理装置を制御する制御機構
よりなるデータ処理装置において、該命令は、論理演算
命令、算術演算命令等を含むコンピュータモード命令群
と、1ビット信号をデータとして取扱いリレー制御に代
わるシーケンサー制御用の命令であるビット論理演算命
令から構戒されるシーケンサーモード命令群からなり、
各命令群はそれぞれ他のモードへのモード切替命令を含
み、該制御機構は、コンビュータモード専用のコンピュ
ータモード制御機構と、シーケンサーモード専用のシー
ケンサーモード制御機構から構成され、該2つの制御機
構は、それぞれ各命令に対応する複数の制御モジュール
を有し、且つ該各複数の制御モジュールのうち1つは、
ソレソレ当該モード切替言令に応じて該2つの制御機構
の切替を行なわせる制御モジュールであることを特徴と
するデータ処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50144035A JPS5849881B2 (ja) | 1975-12-05 | 1975-12-05 | デ−タシヨリソウチ |
FR7636698A FR2334151A1 (fr) | 1975-12-05 | 1976-12-06 | Processeur de donnees |
US06/067,119 US4344129A (en) | 1975-12-05 | 1979-08-16 | Data processor system capable of providing both a computer mode and a sequencer mode of operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50144035A JPS5849881B2 (ja) | 1975-12-05 | 1975-12-05 | デ−タシヨリソウチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5268340A JPS5268340A (en) | 1977-06-07 |
JPS5849881B2 true JPS5849881B2 (ja) | 1983-11-07 |
Family
ID=15352796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50144035A Expired JPS5849881B2 (ja) | 1975-12-05 | 1975-12-05 | デ−タシヨリソウチ |
Country Status (3)
Country | Link |
---|---|
US (1) | US4344129A (ja) |
JP (1) | JPS5849881B2 (ja) |
FR (1) | FR2334151A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386399A (en) * | 1980-04-25 | 1983-05-31 | Data General Corporation | Data processing system |
US4519028A (en) * | 1981-02-17 | 1985-05-21 | Digital Equipment Corporation | CPU with multi-stage mode register for defining CPU operating environment including charging its communications protocol |
DE3130746C2 (de) * | 1981-08-04 | 1985-01-31 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Verfahren zur Programmsteuerung bei einer freiprogrammierbaren Steuerung und Anordnung zur Durchführung des Verfahrens |
US4481571A (en) * | 1981-09-11 | 1984-11-06 | Data General Corp. | Digital data processing system with accumulation instructions |
JPS58191006A (ja) * | 1982-04-30 | 1983-11-08 | Mitsubishi Electric Corp | プラント制御用中央処理装置 |
JPS59134804U (ja) * | 1983-02-23 | 1984-09-08 | 三菱電機株式会社 | シ−ケンス制御装置におけるシ−ケンス演算回路 |
JPS59214906A (ja) * | 1983-05-20 | 1984-12-04 | Meidensha Electric Mfg Co Ltd | 計装制御用ブログラマブル.コントロ−ラ |
JPS6031645A (ja) * | 1983-08-01 | 1985-02-18 | Hitachi Ltd | シーケンス演算処理装置 |
US4603384A (en) * | 1983-11-25 | 1986-07-29 | Texas Instruments Incorporated | Data processing system with multiple memories and program counter |
DE3577242D1 (de) * | 1984-08-14 | 1990-05-23 | Trt Telecom Radio Electr | Prozessor zur verarbeitung von daten verschiedener darstellungsarten und geeignetes multipliziergeraet fuer einen solchen prozessor. |
JPS61156183A (ja) * | 1984-12-28 | 1986-07-15 | 株式会社東芝 | 模擬制御装置 |
JPS625308U (ja) * | 1985-06-21 | 1987-01-13 | ||
JPH0770961B2 (ja) * | 1988-08-12 | 1995-07-31 | 日本電気株式会社 | マイクロコンピュータ |
JPH0476626A (ja) * | 1990-07-13 | 1992-03-11 | Toshiba Corp | マイクロコンピュータ |
JP3144842B2 (ja) * | 1991-08-09 | 2001-03-12 | 株式会社東芝 | マイクロプロセッサ |
GB2307072B (en) | 1994-06-10 | 1998-05-13 | Advanced Risc Mach Ltd | Interoperability with multiple instruction sets |
US6317820B1 (en) * | 1998-06-05 | 2001-11-13 | Texas Instruments Incorporated | Dual-mode VLIW architecture providing a software-controlled varying mix of instruction-level and task-level parallelism |
JP3649226B2 (ja) * | 2003-05-20 | 2005-05-18 | セイコーエプソン株式会社 | データ転送制御装置、電子機器及びデータ転送制御方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440612A (en) * | 1966-02-28 | 1969-04-22 | Ibm | Program mode switching circuit |
US3409879A (en) * | 1966-03-30 | 1968-11-05 | Bell Telephone Labor Inc | Computer organization employing plural operand storage |
US3559188A (en) * | 1968-02-29 | 1971-01-26 | Allen Bradley Co | Supervisory system for time-shared numerical control system |
US3686639A (en) * | 1969-12-11 | 1972-08-22 | Modicon Corp | Digital computer-industrial controller system and apparatus |
US3767901A (en) * | 1971-01-11 | 1973-10-23 | Walt Disney Prod | Digital animation apparatus and methods |
US3701113A (en) * | 1971-08-13 | 1972-10-24 | Digital Equipment Corp | Analyzer for sequencer controller |
US3761889A (en) * | 1972-02-24 | 1973-09-25 | Foxboro Co | Computer directed process control system with analog input multiplexer |
US3760374A (en) * | 1972-04-06 | 1973-09-18 | Foxboro Co | Process control system |
US3753243A (en) * | 1972-04-20 | 1973-08-14 | Digital Equipment Corp | Programmable machine controller |
US3969722A (en) * | 1974-07-03 | 1976-07-13 | General Electric Company | Method and apparatus for operator interrogation of simulated control circuits |
US3911404A (en) * | 1974-09-03 | 1975-10-07 | Gte Information Syst Inc | Data storage and processing apparatus including processing of new line characters |
US4136383A (en) * | 1974-10-01 | 1979-01-23 | Nippon Telegraph And Telephone Public Corporation | Microprogrammed, multipurpose processor having controllable execution speed |
US4078259A (en) * | 1976-09-29 | 1978-03-07 | Gulf & Western Industries, Inc. | Programmable controller having a system for monitoring the logic conditions at external locations |
-
1975
- 1975-12-05 JP JP50144035A patent/JPS5849881B2/ja not_active Expired
-
1976
- 1976-12-06 FR FR7636698A patent/FR2334151A1/fr active Granted
-
1979
- 1979-08-16 US US06/067,119 patent/US4344129A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS5268340A (en) | 1977-06-07 |
US4344129A (en) | 1982-08-10 |
FR2334151A1 (fr) | 1977-07-01 |
FR2334151B1 (ja) | 1980-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5849881B2 (ja) | デ−タシヨリソウチ | |
JPS5918737B2 (ja) | デ−タ処理システム | |
KR870010438A (ko) | 정보 처리장치 | |
JPS5933553U (ja) | プロセツサ | |
KR890010673A (ko) | 데이타 프로세서 및 그 처리제어방식 | |
JPS63226732A (ja) | シーケンサ回路 | |
JPS6310445B2 (ja) | ||
JP2826309B2 (ja) | 情報処理装置 | |
JPH05298088A (ja) | マイクロコンピュータ | |
JPS63280333A (ja) | マイクロプログラム制御装置 | |
JPS6240538A (ja) | デ−タ処理装置 | |
JPH0224721A (ja) | プログラム制御装置 | |
JPH0731527B2 (ja) | プログラマブルコントロ−ラ | |
JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
JPH05143322A (ja) | マイクロコンピユータ | |
JPS6148001A (ja) | プログラマブルコントロ−ラ | |
JPS5817585A (ja) | 仮想記憶処理装置の制御方法 | |
JPH0353321A (ja) | 情報処理装置 | |
JPH03196204A (ja) | プログラマブルコントローラ | |
JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
JPH04362737A (ja) | データ処理システム | |
JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
KR930004882A (ko) | 디지탈 신호 프로세서 | |
JPH0128416B2 (ja) | ||
JPS58159150A (ja) | 制御記憶装置の診断装置 |