JPS5918737B2 - デ−タ処理システム - Google Patents

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は事務と通信応用のための小型データ処理ユニ
ツトに関し、特に高レベルプログラム言語で書かれたプ
ログラムを具体化するように構成された小型マイクロプ
ログラム処理ユニツトに関する。

従来技術の説明 多くの事業企業は常時大型汎用データ処理システムの採
用を正当化するほどの十分なデータ処理の需要を有する
と限らない。

しばしばこのような会社の需要は小型特殊用途コンピユ
ータと考えることができる電子式会計および伝票発行機
械によつて満たされる。他方、従来技術で存在するよう
なこのような小型特殊用途コンピユータは容量が非常に
制限されているのでいわゆる高レベルプログラム言語で
書かれたプログラムを受け人れることができない〇中小
企業のデータ処理の需要を満たす別の方法ではタイムシ
エアリング法で遠隔の大型データ処理システムに接続さ
れたオンサイトの遠隔端末機を設けている。

多くの場合、特定の事務によるデータ処理の需要は会計
と伝票発行業務さらに大型計算容量を必要とする他のプ
ロセスとの組合せである。このような状況を満たすため
大型コンピユータのタイムシエアリングを考慮するだけ
でなく特定の処理ルーチンを実行できる端末プロセサが
設けられていた。小型事務プロセサと同様に端末プロセ
サの場合、システムが幅広い小企業に利用できるように
するためシステムの価格が重要視される。過去において
、このようなシステムの変更によつてユーザの前のプロ
グラムを大型システムに適したより柔軟性のある言語に
変換しなければならないので、ユーザの能力は大型汎用
データ処理システムに向けられる。過去において、異な
つた設計者は長さが違つた異なつた命令書式を使用しさ
らに命令書式において異なつたフイールド寸法を使用し
ているので、同じ製造業者からのシステム間においてあ
る程度プログラムの隔通性を欠いており、異なつた会社
で製造されたシステム間ではより一層ひどい。

「機械言語」におけるこのような差異を克服するため各
種の高レベルプログラミング言語が開発されこのうちフ
オートラン、コボルおよびアルゴルがより一般的である
。このようなプログラミング言語で書かれたプログラム
は符号化でき異なつたコンピユータシステムに使用でき
るが、このようなプログラムはまずしばしばコンバイラ
と呼ぱれるシステムプログラムによつて特定のシステム
の機械言語に翻訳されなければならず、もしこのような
コンパイラが特定のプログラミング言語に対して設けら
れていなければ、コンピユータユーザはそのプログラム
をコンパイラを有するシステム用の言語に書直さなけれ
ばならない。異なつた高レベル言語で書かれたプログラ
ムを容易に適応する特定の方法はマイタロプログラミン
グである。

以前、マイクロプログラミノグは設計道具として考えら
れ、機械命令で結線された解読器は機械言語命令によつ
て特定されたデータ転送のために各種のゲートとレジス
タを条件付けるに必要とされる各種の制御信号群を記憶
する表調査メモリによつて置換される。このように、機
械言語命令は表調査メモリ中の複数の位置を順序づける
ことによつて実行されていた。非常に複雑なプロセサに
おいて、含まれたゲートとレジスタの数は記憶すべき制
御信号の数の比例的増加につれて増加し、この結果表調
査メモリの寸法と価格も増加する。表調査メモリの寸法
を減少させるため、各個の制御信号群は２進コードに符
号化され、般的にマイクロ作用素またはマイクロ命令と
呼ばれるものとなり、その後結線された解読器によつて
復号化されるが、この解読器は機械言語命令用に必要と
される結線された解読器より経済的であるＯ大規模集積
回路の幅広い使用によつてマイクロ命令メモリを読み書
きメモリとして構成することが実用化されている。

これによつて、このメモリに記憶されている特定のマイ
クロ命◆群ほダイナミツタ式に変化させ、プロセサの機
能と容量に関する制約を取除くことができる。このよう
な可変マイクロプログラミングによつて、プロセサは１
個の特定の機械言語または従属する命令書式に制限され
ない。１つの従属する命◆書式が選択されていないので
、その書式は任意のプログラム仕様に応じて選択できさ
らに任意の特定の高レベル言語の書式でよい。

しかし、大規模集積回路チツプでさえ可変マイクロプロ
グラムメモリの寸法したかつて価格は今日の会計および
伝票発行機械の市場に対して価格がつけられたプロセサ
のものより超過する。したがつて、この発明の目的ほ経
済的であつてしかも高レベルプログラム言語で書かれた
プログラムに適応できるデータプロセサを提供すること
にある。

この発明の他の目的はマイクロ命◆メモリに対する要求
が比較的簡単かつ経済的なマイタロプログラムデータプ
ロセサを提供することにある。

この発明のさらに他の目的はマイタロ命令コードの簡略
化を考慮に人れたマイクロプログラムデータプロセサを
提供することにある。発明の概要 上記の目的を達成するため、この発明は必要とされる機
能とリテラル値にもとずいて可変数のシラブルからなる
マイクロ命令によつて，駆動されるマイクロプログラム
プロセサを含んだシステムおよびこのシステムに使用さ
れる方法に属する。

プロセサは２レベルの補助命令群を使用し、これによつ
てマクロまたは従属命令はずべて制御命◆からなるマイ
クロ命令列によつて構成される。各レベルの命◆群はメ
モリの各部または別個のメモリに記憶でき、制御命令は
プロセサ内部にある読取り専用メモリに記憶できる。こ
の発明は２レベルの補助命令群を使用しマクロまたは従
属命令がすべて制御命令からなるマイクロ命令列によつ
て構成されマイクロ命令および制御命令がオーバラツプ
して取出されはつきりと連続し互いに並行した２つの命
令の流れを形成するようなプログラム町能なプロセサを
特徴とする。

この発明の他の特徴は１個のマイクロ命令の制御を受け
てプロセサ内のデータ転送の数を制御し、所定の条件を
満たすことによつてこのようなマイクロ命令の実行を停
止する機構にある。システムの概略説明 上記の発明の背景、目的および概要で説明したように、
この出願は電子式会計および伝票発行機械の市場と小型
汎用データ処理システムの市場の両方の要求を満足する
経済的なシステムに関するものである。

しかし、特にこの発明のシステムはコボルのような高レ
ベルプログラミング言語で書かれたプログラムに適応す
るように設計されているｏこのため、この発明のシステ
ムはこのような高レベルプログラム言語命令がマイクロ
命令列によつて解釈されるようなマイクロプログラムシ
ステムである。マイクロ命令解読器の価格を下げマイク
ロ命令実行の柔軟性を増すため各個のマイク口命令はデ
ータ転送のため各種のゲートやレジスタを条件づけるに
必要な信号群からなる制御命令によつて構成される。さ
らにシステムの価格を下げるため、このシステムは可変
数の基本マイクロ命令シラブルからなるマイクロ命令に
適応するように構成され、このシラブルは順次転送でき
プロセサおよびプロセサーメモリインターフエイス内に
大きなデータ経路幅を必要としなくなる。この発明のシ
ステムは制御命令からなるマイタロ命◆によつて制御さ
れる。即ち、すべてのデータ転送はマイクロ命令によつ
て要求された制御命令の制御を受けて実行される。可変
長マイクロ命令は操作コードと各種のリテラル値を含ん
だシラブルによつて構成されるべきであるので、この発
明のシステムは各個のシラブルを記憶するように構成さ
れ所望のマイクロ命令はマイクロプログラムメモリから
適当なシラブルを連続的に取出すことによつて形成され
る。

この技術によつてマイクロ記憶におけるコードの簡略化
を達成し冗長性を取除く。マイクロプログラマは実行す
べき機能とともにソースおよび行先レジスタを特定する
のに必要な各個のマイタロ操作コードシラブルを選択す
る。

マイクロ命令の取出しはマイクロ命令の実行とオーバー
ラツプする。この並行関係によつて各種のマイクロ命令
列の実行に必要な時間が短縮される。さらに、マイクロ
命＋ほプロセサ内およびメモリまたは人出力周辺機器を
起点とするデータセグメント（２５６バイトまで）の転
送数を特定し、マイクロ命令の取出しと実行のオーバー
ラツプによつて命令の流れを閉じる。１個のマイクロ命
令によつて書かれたデータ流れは所定のデータフイール
ドに対して実行すべきマイクロ命令の数を減らす。

この発明を使用するシステムは第１図に示され、これは
小型ではあるがプログラム可能な汎用データ処理システ
ムである。

第１図に示されているように、システムはメモリ１１、
スーパバイサブリンタ１２、とラインプリンタ１３、デ
イスク１４、カードリーダ／パンチ１５を含んだ多数の
周辺機器、さらに共通のインターフエイスを介した各周
辺機器へのデータ通信制御器１６と通信するように構成
されたプロセサ１０を含む。この発明のプロセサは第２
図に示され、ここで簡単に説明する。

図示のごとく、プロセサはＡ母線２１とＢ母線２２によ
つてデータが供給されＦ母線によつてデータが受信され
る機能ユニツト２０からなる。すべてのデータは各種の
レジスタから機能ユニツトを介して移動する。これらの
各個の母線はシステムで使用されるすべてのシラブルお
よびデータセダメントの基本幅である８ビツト幅である
。Ａ母線２１とＢ母線２２は各個のレジスタおよび８ビ
ツトアドレスを制御メモリ３７に供給するのにも使用さ
れるＵバツフアレジスタ２４を介してメモリから情報セ
グメントを受信する。Ｆ母線２３は人出力イノターフエ
イス２３ａ１人出力アドレスレジスタ４１、並びに以下
により詳細に説明するように各個のレジスタに接続され
るＯ上記したように、機械命令またはＳ命◆（高レベル
プログラム言語である）は第１図のメインメモリ１１に
記憶されるマイクロ命令列によつて構成される。

Ｓ命令と他のデータもメモリ１１に記憶される。このた
め、各個の命◆とデータは１個の読み書きメモリの異な
つた部分に記憶してもよい。しかし、この発明の好まし
い実施例において、第１図のメモ１月１は別個の部分（
図示しない）に分けて、読み書き部分をＳ命◆、若干の
マイク口命令およびデータに対して設け、読取り専用部
分を［ブートストラツプ］機能を与えるためマイクロ命
◆の永久記憶のために設けられる。既述のごとく、各個
の命令は第２図のごとくプロセサの内部にある制御メモ
リ３７に記憶された制御命令によつて構成される。

制御メモリ３７は集積回路読み書きメモリであつてもよ
い。し力化、この発明の実施例では制御メモリ３７は読
み取り専用メモリである。典型的なＳ命令の書式は第３
図に示されている。

ここに示された書式は８ビツトの演算子（０ｐｅｒａ一
ＴＯｒ）フイールド、８ビツトの演算数（０ｐｅｒａｎ
ｄ）フイールド、および８ビツトのインデツクスフイー
ルドからなる。この演算数フイールドの内容は記述子を
アドレスするのに使用され、同様に導出されたインデツ
タスと組合せてメモリ中のデータアドレスを作ることが
できる。このような記述子の書式が第４図に示され、ア
ドレスされているデータプロツク中の最初のデータセグ
メントの位置を定義するセグメントと変位を特定する１
６ビツトのフイールド、データが例えばＡＳＣＩＩコー
ドがＥＢＣＤＩＣコードであるかを特定する１ビツトの
フイールド、４ビツトの数字データの符号を特定する１
ビツトのフイールド、並びにアクセスされているデータ
プロツタの長さを特定する１１ビツトのフイールドを含
む。既述のごとく、Ｓ命令はマイクロ命令列によつて構
成される。

この発明においてマイタロ命令に３つのタイプがありそ
の書式は夫々第５ａ図、第５ｂ図、第５ｃ図に示されて
いる。第５ａ図は１対１の対応関係で制御演算子に「作
図」された１個の文字であるタイプＩのマイクロ命令を
表わす。基本的に、この１個の文字はプロセサーメモリ
間、プロセサー人出力間およびプロセサ内の転送に関連
した機能を記述する各個の制御命令を選択するプロセサ
の制御メモリへのアドレスである。このタイプの典型的
なマイクロ命令はＣＯＰＹＭＡＲｌ→ＭＡＲ２である。
第５ｂ図はタイプのマイクロ命令を示し、これはマイク
ロメモリ１１内の８ビツトの演算子フイールドすなわち
最初の文字に引続くリテラル「インライン」を有する複
数文字のマイクロ命令である。

このタイプのマイクロ命令の演算子フイールドは直接制
御演算子に作図され、データ経路実行カウント、機能な
どを選択し、インラインリテラルの長さは実行カウント
によつて記述される。第５ｃ図はジアップやサブルーチ
ンジャンプに使用される３文字のマイクロ命令であるタ
イプのマイクロ命令を示す。最初の８ビツトはマイクロ
命◆に関連した制御演算子を記述し、残りの２個のイン
ライン文字はアドレスパラメータを表わす〇各種のマイ
クロ命令の最初の文字または演算子フイールドは対応す
る制御命令の位置を特定する制御メモリへのアドレスで
ある。

このような制御命令の書式は第６図を参照して説明する
。図示のごとく、制御命令は多数のフイールドを含む０
Ａ解読フイールドはＡ母線（第２図の２１）へのデータ
経路入力を記述する５ビツトのフイールドである。Ｂ解
読フイールドはＢ母線（第２図の２２）へのデータ経路
人力を記述する５ビツトのフイールドである。Ｆ解読フ
イールドはＦ母線（第２図の２３）からのデータ経路出
力を記述する５ビツトのフイールドである。第６図の書
式のメモリアドレスフイールドはメモリをアドレスする
アドレスレジスタを選択する２ビツトのフイールドであ
つて、この選択は増加または減少モードにてＭＡＲｌレ
ジスタ２５または増加または減少モードにてＭＡＲ２レ
ジスタ２６のいずれかである（すべてのレジスタと母線
は第２図に示されている）。第６図のＴＭＳロードフイ
ールドは標準的なマイクロ命令に対する自動実行力ウノ
トタイム選択を行う４ビツトのフイールドである。条件
付き終了フイールドはマイクロ命令実行からの条件付き
飛び出しを選択する１ビツトのフイールドである。機能
フイールドは第２図の機能ユニツト２０における算術ま
たは論理動作を選択する５ビツトのフイールドである。
リテラルフイールドはリテラル値を制御命令から抜出す
ための８ビツトのフイールドである。タイプＩのマイク
ロ命令（１文字）は２５６個の独自の制御演算子のうち
の１個を特定できる。

タイプと夕・イプのマイクロ命令によりこれらのマイク
ロ命令にインラインリテラルによつて延長パラメータが
設けられる。２重タイミング機械状態の存在によつてＴ
ＭＳ補助レジスタ（第２図の４０）を使用して前のマイ
クロ命◆によつて現在の制御演算子がロードされた関連
のあるカウントタイムだけマイクロ命◆群が増加するこ
とができる。

既知のごとく、この発明のシステムは制御命令からなる
マイクロ命◆によつて制御される。

即ち、すべてのデータ転送はマイクロ命令によつて要求
された制御命令の制御を受けて実行される。各個のマイ
クロ命◆は連続して取出さなければならない可変数のシ
ラブルからなるので、可変数のシラブルのマイクロ命令
自体の取出しに必要な時間は制御命令のカウントフイー
ルドにて特定されるように変化する。第２図の機械状態
制御器３９は制御命◆のカウントフイールドに関連して
マイクロ演算子および可変シラブルを取出すのに使用さ
れる２個の遅延状態を含んだ８個の各個の機械状態のう
ちの１個を特定できる。このため、機械状態制御ユニツ
ト３９にはマイクロ命令実行時間を指定する４ビツトの
カウンタ（図示しない）が設けられる。このカウンタに
は制御命令のカウントフイールドからロードされる。周
辺機器やメモリを起点とする延長されたデータ転送に適
応するため、補助機械状態カウンタ４０は２５６個まで
のデータ転送を特定する８ビツトのカウンタである。し
たがつて、２５６個までのデータセグメントは１個のマ
イクロ命令の制御を受けて転送される。この特徴は例え
ば特定の値に対するデータセグメント列をさがす比較動
作に使用でき、プロセサは比較が実行されたならばなす
べきそのマイクロ命令の実行を条件付きで停止するよう
に構成される。多数のマイクロ命令の実行に必倭とされ
る時間を短縮するためマイクロ命令の取出しはマイクロ
命令の実行とオーバーラツプしている。ジアップまたは
サブルーチンマイクロ命令の取出しを早めるため一連の
マイクロメモリアドレスを記憶する先人後出式のプツシ
ユダウンスタツク（第２図の３６ａ−ｂ）が設けられる
。システムの詳細な説明 既述のように、この発明のシステムは言語構造および入
出力機構の選択に柔軟性を与えるように設計されるが、
このシステムは小型特殊用途および汎用コンビユータと
価格で競争しうるようにするためほとんど固定的に結線
された回路を使用していない。

この発明をより詳細に説明するためこのシステムを図面
を参照しながら説明する。すでに概略的に説明したよう
に第２図はこの発明のプロセサのダイアグラムである。
図示のごとく、メモリアドレスレジスタ２５，２６（Ｍ
ＡＲｌ，ＩＶＡＲ２）は２つのモード、転送とカウント
のいずれかで動作する同じ１６ビツトのレジスタである
。転送モードにおいて、各レジスタはＦ母線２３を介し
て機能ユニツト２０からロードされうる２１固の８ビツ
トバイトのレジスタ（夫々２５ａ，２５ｂと２６ａ，２
６ｂ）として配列される。各対のバイトレジスタはＦ母
線２３からロードされる１個の２バイトレジスタに接続
することができる。転送モードであつて有効なアドレス
がロードされていないとき、メモリアドレスレジスタは
汎用レジスタとして使用できる。カウントモードのとき
各メモリアドレスレジスタはメモリをアドレスするのに
使用される。このためメモリアドレス母線４４は１６ビ
ツト母線である。これによつて６４Ｋバイトまでのメモ
リをアドレスできる。カウントモードにおいてメモリア
ドレスレジスタ（第２図の２５，２６）は増加または減
少されるように指令される。増加機能（第２図の２５ｃ
，２６ｃ）はメモリ内の文字を１願次アドレスするのに
使用され、減少機能は主としてプロセサに正確に提供す
るため算術情報をアドレスするのに使用される。ＢＯレ
ジスタ２７はバイトおよびデイジツト容量を与えるため
２個のセレシヨン０Ｕ，０Ｌからなる１文字の汎用レジ
スタである。デイジツトモードにおいて、各デイジツト
は機能ユニツトによつて実行されるべき機能にしたがつ
て他のデイジツトと結合される。バイトモードにおいて
、ＢＯレジスタ２７中の両デイジツトは機能ユニツト２
０からロードされない。Ｂ１レジスタ２８は制御メモリ
３７からのリテラル値によつて制御されるビツトマスク
機能を有する１文字のレジスタであつて、レジスタ２８
中の任意のビツトにジアップマイクロ命令の機能を与え
る。

転送モードにおいて、Ｂ１レジスタは機能ユニツト２０
にロード解放できまた機能ユニツト２０からロードされ
る０Ｂ２レジスタ２９ａとＢ３レジスタ２９ｂは夫々２
バイトのレジスタ２９を形成するように接続できる１文
字の汎用レジスタである。各個のレジスタは機能ユニツ
ト２０にロード解放できまた機能ユニツト２０からロー
ドされる。ＷＲレジスタ３４は２つの動作モード、転送
とビツトで作動する汎用レジスタである。

転送モードにおいて、ＷＲレジスタは夫々機能ユニツト
２０からロードされうる２個の８ビツトバイトレジスタ
（３４ａ，３４ｂ）として配列される０しかし、下位バ
イトのレジスタ３４ａのみ機能ユニツト２０にロード解
放されうる。ビツトモードにおいて、ＷＲレジスタ３４
はシフトオフおよび再循環機能を有する１個の１６ビツ
ト直列シフトレジスタとして内部的に接続される。シフ
ト量は制御機械状態カウンタ、即ち、機械状態制御ユニ
ツト３９内の通常のカウンタまたは補助機械状態カウン
タ４０のいずれかに人れられたリテラル値によつて条件
付けられる。フラツグレジスタ３０は一般的なフラツグ
バイトの記憶のために使用される１文字レジスタである
。

ビツトのセツトは制御メモリ３７からのリテラル値によ
つて制御される。転送モードにおいて、レジスタ３０は
機能ユニツト２０にロード解放できまた機能ユニツト２
０からロードされうる。Ｘレジスタ３３ａ，３３ｂ，３
３ｃ，３３ｄとＹレジスタ３１ａ，３１ｂ，３１ｃ，３
１ｄは夫夫２個の４バイトレジスタを形成するように接
続でき、または１個の８バイト即ち１６デイジツトレジ
スタ（ＸＹ）を形成するように接続できる。各個のレジ
スタは機能ユニツト２０からロードされまた機能ユニツ
ト２０にロード解放される。機能ユニツト２０に関連し
て使用されるときこれらのレジスタは１０進算術を実行
する。デイジツトモードのときレジスタＸ，Ｙの組合せ
はゾーン除去および付加のために使用される。マイクロ
メモリアドレスレジスタ３５ａ，３５ｂは機能ユニツト
２０からロードされまた機能ユニツト２０にロード解放
しうる２個の１バイトレジスタである。

これらのレジスタはマイクロメモリをアドレスしプログ
ラムと中断サブルーチンアドレスを記憶するプツシユダ
ウン即ち後人先出式（ＬＩＦＯ）アドレススタツクを形
成するように配列された３個の１６ビツトレジスタ３６
ａ，３６ｂ，３６ｃに情報を供給し当該レジスタからの
情報を受信する。１６ビツトカウンタ３６ｄには増加機
能が与えられ、直接レジスタ３５ａ，３５ｂからロード
される。

マイクロメモリアドレス母線４５はスタツクレジスタ３
６ｃとカウンタ３６ｄからのアドレスを受信する１６ビ
ツト母線である。カウンタ３６ｄは増加機能を与えるた
め増加ユニツト３６ｅに接続される。既に概略的に説明
したＴＭＳ補助レジスタ４０は２つの動作モード、ロー
ドと減少をもつた１文字レジスタである。

ロードモードにおいて、このレジスタは機能ユニツト２
０からロードされる。次のマイクロ命◆のための制御は
ＴＭＳ制御ユニツト３９内の機械状態カウンタからこの
レジスタに転送される。減少モードにおいて、ロードＴ
ＭＳ補助マイクロ命令によつて前もつて条件付けられて
いるならばＴＭＳ補助レジスタ４０は現在のマイクロ命
◆の実行の終了を制御する。入出力アドレスレジスタ４
１は６個の両方向性人出力チヤンネルまたは制御ユニツ
トをアドレスするのに使用される８ビツトレジスタであ
る。

このレジスタは機能ユニツト２０からロードされまた機
能ユニツト２０にロード解放しうる。機能ユニツト２０
は以下に列挙した機能を有する２個の算術論理ユニツト
からなる。

機能ユニツトのデータ経路は人出力母線（Ａ母線２１、
Ｂ母線２２とＦ母線２３）のデータ経路幅に一致して８
ビツト幅である。下記の表は２人力Ａ，Ｂを関数とした
得られる出力Ｆを列挙したものである。１０進（ＢＣＤ
）算術、１０の補数、ゾーン付加のような付加的な機能
はデータ経路選択およびマイクロ命令リテラルの使用に
よつて与えられる。

上記したプロセスの一部はレジスタ機構と機能ユニツト
を含む。以下第２図に示されたようなＵバツフアレジス
タ２４、制御メモリ３７および機械状態制御ユニツト３
９を含んだマイタロ命◆解読機構について詳細に説明す
る。Ｕバツフアレジスタ２４は制御メモリ３７をアドレ
スし実行すべき次のマイクロ命令に関する情報を与える
ために使用される８ビツトレジスタである。

この情報はマイクロ命令の取出しと実行の位相をオーバ
ーラツプさせるために必要である。制御メモリ３７がア
クセスされると、制御命令は制御バツフアレジスタ３８
に供給される。概略的に記述したように、制御バツフア
３８の内容（即ち、制御命＋）はソース、行先レジスタ
および実行すべき機能の選択を制御する。機械状態制御
ユニツト３９はプロセサ中のすべてのマイクロ命◆の位
相を制御する（各個の機械状態は以下により詳細に説明
する）。

マイクロ命令の取出し位相と実行位相がオーバーラツプ
しているので、マイクロ命令解読にあたつて見直し技術
が使用される。見直し機能は現在のマイクロ命◆機械状
態、カウントタイム、制御メモリからの制御命令から得
られる現在のマイクロ命令のタイプ、並びにＵバツフア
レジスタ２４の内容が有効と宜言され換言すればマイク
ロ演算子シラブルが存在するならばこのレジスタ２４に
含まれた次のマイクロ命◆のタイプに関する判定を含む
。次のカウントタイムの期間のプロセサの機械状態は計
算され、次のマイクロ命令を取出しマイクロメモリアド
レスレジスタを増加させＵバツフアレジスタ２４の内容
が有効であると宜言するためメモリをアドレスしメモリ
アクセスを要求するか否かの判定がなされる。上記した
ように、機械状態制御ユニツト３９は制御命令からプリ
セツトされ現在のマイクロ命令の実行期間の長さを制御
する（ＴＭＳ補助レジスタ４０が前のマイクロ命令によ
つて可能とされているときを除く）。ＴＭＳ補助レジス
タ４０は１個のマイタロ命令の制御を受けて多数のデー
タセグメント（２５６バイトまで）の転送を制御するの
に使用される。

このような多数セグメントの転送は第１図のメインメモ
リ１１または人出力周辺機器を介して行うことができる
。さらに条件付き終了マイタロ命◆が設けられ、これに
もとずいて転送されているデータ列が１個のデータレジ
スタの内容の値との比較のため走査され、比較が行われ
たならばマイク口命令は終了し機械状態の制御は機械状
態制御ユニツト３９中の４ビツトカウンタ（図示しない
）に帰還される。制御命令が各個のソース、行先レジス
タおよび実行すべき機能を選択する方法はＡ．．Ｂおよ
びＦ選択回路の概略ダイアグラムである第７図に関連し
て説明する。

上記のごとく、制御命◆は夫々Ａ母線２１（第２図参照
）に接続すべきレジスタ、Ｂ母線２２に接続すべきレジ
スタおよびＦ母線２３に接続すべきレジスタを特定する
３個の５ビツトフイールドを含む。さらに、制御命令は
機能ユニツト２０によつて実行ずべき算術または論理動
作を特定する５ビツトフイールドを含む。これらの各個
のフイールドは第２図の制御バツフア３８によつて受信
され、第７図に示されたような各個の選択回路に転送さ
れる。Ａ解読フイールドはＡ選択回路４６に転送され特
定のレジスタをＡ母線２１に接続される。Ｂ解読フイー
ルドはＢ選択回路４７に転送され特定のレジスタをＢ母
線２２に接続し、Ｆ制御フイールドはＦ選択回路４８に
転送されいずれのレジスタをＦ母線２３に接続すべきか
を特定する。機能選択解読フイールドは直接機能ユニツ
ト２０に転送される。ずべてのフイールドは互いに独立
して選択される。各種のマイクロ命令と制御命令がオー
バーラツプして取出される方法はシステムの各個の対応
したユニツトにて実行されるステツプのシーケンスを表
わす関連する一連の波形である第９図に関連して説明さ
れる。谷マイクロ命◆を解読し実行するに必要とされる
各個のユニツトにおける関連したステツブは各波形にお
ける同じ数字によつて表わされ、各個の特足のマイタロ
命令の解読および実行の経過は各種の波形を介して関連
した数字を追跡することによつて得られる。第９図にお
いて、波形Ａは単にシステムクロツクを表わし、主とし
て他の信号とのタイミング基準を表わすために図示され
ている。

波形Ｂはマイクロメモリアドレスカウンタ（そのカウン
タを含む）が増加されマイクロメモリに対し新たなアド
レスを与える時間を表わす。波形Ｃはマイタロメモリア
ドレスレジスタが有効なマイクロメモリアドレスを含む
ものとして表わされている時間を表わす。波形Ｄはメモ
リアドレスがメモリに与えられデータまたはこの発明の
実施例においてメインメモリのマイクロ部に記憶されて
いるマイタロ命令が取出される時間を表わす。波形Ｅは
メインメモリからデータまたはマイクロ命令の出力が受
信される時間を表わす。波形Ｆは制御メモリがマイクロ
命令操作コードによつてアドレスされたことにより出力
が制御メモリ（第２図の３７）から受信される時間を表
わす。さらに波形Ｈは制御バツフア３８からの信号が対
応するマイクロ命令によつて要求された特定の機能の実
行およびデータ転送を行わせるのに使用される時間を表
わす。各種の波形の閉じた区域はマイクロメモリアドレ
スレジスタスタツク３６がプツシユダウンされ付加的な
マイクロメモリアドレスを記憶する。各種のタイプのマ
イクロ命令の取出し、解読および実行ステツプは第９図
の各個の波形に示され、このステツプは各個のマイクロ
命令の実行のために必要とされる総ステツプに関連づけ
られる。

関連するステツプは後述する同じ数字指定が付される。
数字１はメモリ取出し（マイクロ命令取出し以外に）を
使用しない１個のカウントタイムマイクロ命令のために
必要な各種のステツプを表わす。数字２１はサブルーチ
ンジャンプマイクロ命令取出しのために必要な各種のス
テツプを表わす。数字３はサブルーチンジャンプマイク
ロ命◆によつて要求されるジアップアドレスの最初のバ
イトのメモリ取出しを表わす。数字４はジアップアドレ
スの第２番目のバイトのメモリ取出しを表わす。数字５
はサブルーチン復帰アドレスの設定を表わす。数字６は
３カウントタイムの非メモリ取出しマイクロ命令を表わ
す。数字７は２文字リテラルを有するマイクロ命令を表
わす。数字８はそのリテラルの最初のバイトのメモリ取
出しを表わす。数字９はそのリテラルの第２番目のメモ
リ取出しを表わす。数字１０は３文字メモリ読取りマイ
ク口命令取出しを表わす。数字１１は３文字を取出すた
めの実際のメモリアクセスを表わす。Ｄｌ，Ｄ２，Ｄ３
はメモリからこれらの文字を表わす第１、第２、第３の
バイトの実際の受信を表わす。第９図の各種の波形は主
として連続したマイクロ命◆の取出し（波形Ｅ）と実行
（波形Ｈ）の間のオーバーラツプを示しさらに連続した
マイクロメモリアドレスを保持するためのプツシユダウ
ンスタツク（第２図の３６ａ−ｄ）の使用を示すために
図示され記述されてきた。しかし、第９図の波形はまた
興味ある他の特徴を示す。例えば、サブルーチンジヤン
プマイタロ命令（数字２）の取出しが制御メモリからの
制御命＋（波形Ｈ）によつて具体化されている間、ジア
ップアドレス（数字３，４）の２バイトの取出しはその
命令の制御を受け、付加的な制御メモリ出力（波形Ｆ）
は要求されない。同じようにサブルーチン復帰アドレス
（数字５）の設定（波形Ｂ，Ｃ）は制御メモリ出力（波
形Ｆ）を必要としない。同じように、２文字リテラルマ
イクロ命令、即ち、タイプのマイクロ命令（数字７）の
取出しは１個のクロツタタイムの間制御メモリ出力を必
要とするが、リテラルの２バイト（数字８，９）のその
後の取出しは以前に取出されたマイクロ命令の制御を受
けているので制御メモリ出力を必要としない。同じよう
に制御メモリ出力のために必要とされたマイク口命令が
一旦実行されるとメインメモリからのデータ文字の取出
し（数字１０）は制御メモリ出力を必要としない。マイ
クロ命令の取出しと実行のオーバーラツプは第９図に明
らかに示されている。

例えば、最初のマイクロ命令の実行（数字１）は第３の
クロツク期間行われ、これと同時に第２のマイクロ命令
がメモリから取出され、第２のマイクロ命令のアドレス
は第１のマイクロ命令のメモリ取出しの期間プツシユダ
ウンスタツクに記憶される。同様に、３カウントタイム
非メモリアクセスマイクロ命令（数字６）の実行は連続
したクロツクタイムの期間行われ、この期間２文字リテ
ラルマイクロ命令はメモリから取出される。おそらく取
出しと実行のオーバーラツプをより劇的に証明するのは
第１０図および第１１図を比較することによつて得られ
、第１０図は多数のタイプのマイクロ命令に対するマイ
クロ命令取出しとマイクロ命令実行の並行関係を示すタ
イムチヤートである。

比較のため、第１１図はマイクロメモリアドレス増加と
マイクロ命令実行の間に並行関係すなわちオーバーラツ
プがあるがマイクロメモリ取出しとマイクロ命令実行の
間にオーバーラツプはない同じようなタイムチヤートで
ある。換言すれば、第１１図において、メインメモリの
マイクロ部からのマイクロ命令取出しと制御メモリから
の制御命令取出しの間にはオーバーラツプがない。第１
０図に示されているように、この発明はマイクロメモリ
アドレスレジスタの増加と連続した命令のためのこのレ
ジスタの内容のマイクロメモリへの提供の間の並行関係
またはオーバーラツプ、マイクロメモリアドレスのマイ
クロメモリへの提供と連続した命◆のためのマイクロメ
モリからの取出しの間の並行関係またはオーバーラツブ
、並びにマイクロ命令のマイクロメモリからの取出しと
連続した命令のための制御メモリからの制御命令の取出
しの間の並行関係を考慮している。

このような並行関係またはオーバーラツプは以前取出さ
れたマイクロ命令が［パイプライン」を介して実行のた
め制御命令バツフアにプツシユされる間次に引続くマイ
クロ命令を取出す「パイプライン」効果を生みだすもの
として観察される。このように、この発明の並行関係に
よつてマイクロメモリアドレスの増加、マイクロメモリ
のアクセス、マイクロメモリ取出しの受信、制御メモリ
取出しの受信並びに１カウントタイムレジスタ転送マイ
クロ命令の実行は４個のクロツクタイムだけを必要とす
る。

各種のタイプのマイクロ命◆の取出しと実行のために必
要とされるクロツクタイムの数における他の節減は第１
０図と第１１図の他の比較から集められ、この節減は次
のアドレスをなすためのマイクロメモリアドレスの増加
が前のアドレスのためのマイクロメモリ取出しにより遅
延さわまたマイクロメモリ取出しが前のマイクロ命令の
ための制御メモリ取出しによつて遅延されないという事
実にかんがみ達成される。マイクロ命令実行機構に関し
て既述したように、機械状態制御ユニツト３９（第２図
参照）はプロセサ中のすべてのマイクロ命令の位相を制
御する。上述のごとく、見出し技術が使用され、これは
現在のマイクロ命令機械状態カウントタイム、制御命令
の状態機械解読フイールドから得られた現在のマイクロ
命◆のタイプ、およびマイクロ命◆メモリから受信され
たときのＵバツフアレジスタ２４（第２図参照）に含ま
れた次のマイクロ命◆のタイプに関する判定を含む。機
械の次のカウントタイムの期間機械状態が計算され、次
のマイタ口命令を取出しマイクロメモリアドレスレジス
タを増加させＵバツフアレジスタが有効であると宜言す
るため、メモリをアドレスしメモリアクセスを要求する
か否かの判定かなされる。８個の異なつた機械状態があ
りこれらの状態間の関係は第８図に示されている。

これらの各個の状態はフオース始動（１１１）、フオー
ス中断（０００）、フオース故障（０１１）、操作（０
０１）、置換（１０１）、実行（１００）、遅延１（１
１０）および遅延２（０１０）として表わされる。各状
態に人る条件およびその状態の機能は以下に説明する。
プロセサ内の操作状態（００１）の機能はスタツクにお
いてサブルーチンジャンプアドレスと中断復帰アドレス
を省略するようにマイクロメモリアドレスレジスタと関
連するスタツクを取扱うことにある。

操作状態に人る条件は現在のマイクロ命令が実行状態の
カウント１における条件満足されたサブルーチンジャン
プであるとき、その他フオース中断状態、フオース始動
状態またはフオース故障状態のいずれかが現在の機械サ
イクルの期間有効であるときに存在する。置換状態（１
０１）の機能は無条件のジアップアドレスと条件満足さ
れた条件付きのジアップアドレスをマイクロメモリアド
レススタツク内のロードレジスタからマイクロメモリア
ドレスレジスタにロードされる。

置換状態に人る条件は現在のマイクロ命令が条件満足さ
れたジアップであるがサブルーチンまたはサブルーチン
復帰でないときおよび現在のマイクロ命◆が実行状態の
カウントタイム１であるときに存在する。フオース中断
状態はフオースマイクロプログラムルーチンアドレスを
マイクロメモリアドレススタツクにロードさせることに
ある。

中断か生じ、現在の機械状態が操作または置換のいずれ
かのとき、即ち、現在のマイクロ命令が実行状態のカウ
ントタイム１におけるジアップのないＴＭＳロードであ
つてマイクロバツフアの内容が無効となつたとき、現在
のマイクロ命令が実行状態における条件満足された条件
付きの読取りであるがその状態のカウントタイム１にお
けるものでなくマイクロバツフアの内容は再び無効と宜
言されたとき、または現在のマイクロ命令が実行状態の
カウントタイム１におけるサブルーチン復帰であるとき
、フオース中断状態に人る条件が存在する。プロセサが
電源オン信号を受信するとフオース始動状態（１１１）
に入る。

プロセサへのメモリ可動ラインがメモリアクセスがプロ
セサに認められていることを指示したときメモリからの
パリテイエラーが検出されるとフオース故障状態（０１
１）に入る。遅延２状態はちようど実行したところの前
のマイクロ命令が条件満足された条件付きのジアップ、
無条件のジアップ、サブルーチンジャンプまたはサブル
ーチン復帰のいずれかであればメモリのマイクロ部にあ
るマイクロ命令を取出しマイクロバツフアにロードさせ
るために設けられる。

中断がなくマイクロプロセサの現在の状態が操作または
置換のいずれかであつて、即ち、現在のマイクロ命令が
実行状態におけるサブルーチン復帰であるとき、現在の
マイクロ命令が実行状態における条件満足された条件付
きの読取りであるがその状態のカウントタイム１でない
ときにのみ遅延２状態に入る。遅延１状態（１１０）は
２つの目的のために設けられる。

より重要な目的はマイクロバツフアに現在あるマイクロ
命◆を実行前に制御メモリを介して制御バツフアに転送
することにある。遅延１状態の他の目的は、１個のＭＡ
Ｒレジスタによつてアドレスされたメモリ中の文字が同
じサイクルにてアクセスされプロセサ記憶レジスタに転
送されることが不可能であるので、読取りマイクロ命令
のメモリアクセスタイムによつて必要とされる。この場
合、遅延１状態はプロセサが実行状態に人る前にメモリ
読取りマイクロ命令に必要とされる最初の文字をアクセ
スするために設けられる。実行状態（１００）は置換フ
オースおよび操作状態によつて制御されるスタツク処理
以外のプロセサ内のすべてのデータ転送を制御する。メ
モリアクセスを必要としない通常のマイクロ命◆は１個
のクロツクタイム内で実行でき関連する遅延は必要とさ
れない。

メモリ書込みマイクロ命令は実行終了後１個のクロツク
遅延を必要とする。メモリ読取り命◆は実行前に１個の
タロツクタイム遅延、実行後に１個のクロツクタイム遅
延を必要とする。リテラルマイクロ命令は上述のごとく
次のマイクロシラブルの取出しを考慮に人れて実行終了
後１個のクロツクタイム遅延を必要とする。無条件のジ
アップマイクロ命令と条件満足された条件付きのジアッ
プマイクロ命令は実行終了後２個のクロツクタイム遅延
を必要とする。

条件満足されていない条件付きのジアップマイクロ命令
は実行終了後１個のクロツクタイム遅延を必要とする。
条件付きのメモリ読取り終了マイクロ命令は実行開始前
に１個のクロツクタイム遅延と実行終了後に２個のクロ
ツクタイム遅延を必要とする。第２図に示されているよ
うに、プロセサの入出カインターフエイスは入出力デー
タ母線２３ａ１入出力アドレスレジスタ４１、人出力リ
クエスト母線４２、人出力アドレス母線４３およびマス
クレジスタ４６からなる。これらの機能は両方向性およ
びプログラム制御された優先順位を有する８チヤンネル
として作用する。入出力チヤンネルを介するすべての転
送はプロセサの制御を受ける。制御バラメータ、データ
、識別コードおよび状態リクエストをプロセサから入出
力チヤンネルに転送され、状態、識別コードおよびデー
タは制御器からプロセサに転送される。プロセサによつ
て始動されるすべてのデータ転送は入出力中断リクエス
トを介してプロセサをアクセスし、制御、識別および状
態情報はプロセサ指令のみによつて転送される。データ
中断リクエスト機能を使用して８個の入出力チヤンネル
が同時に動作する。入出力データ母線２３ａはこれに関
連してチヤンネルアドレスライン、チヤンネルリクエス
トライン、人出力実行ライン、制御ライン、２相クロツ
クライン、電源オンラインおよび方向ラインを含んだ多
数のサービスラインを有する。

プロセサによつてアドレスされた各チヤンネルに対して
独自のチヤンネルアドレスラインが設けられる。

特定のチヤンネルとの通信が必要とされたとき適当なラ
インが励起される。特定のチヤンネルアドレスラインが
励起されると、そのチヤンネルのデータ母線はプロセサ
のデータ母線２３ａに接続される。チヤンネルリクエス
トラインは各チヤンネルとプロセサの間に設けられ、特
定のチヤンネルリクエストラインはその対応したチヤン
ネルがサービスを要求したとき励起される。

８本の人出力リクエストラインはすべて論理［０Ｒ」結
合され、プロセサ機械状態制御器３９（第２図）に人出
力中断リクエストを形成する。

リクエストはプロセサによつて検査されチヤンネルの優
先順位を決定する。チヤンネルのリクエストラインは人
出力装置制御器によつて使用され、プロセサからのデー
タ指令が満足されデータ転送が要求され装置が選択期間
中「非準備」にあり非選択期度中「準備」にあることを
プロセサに通知する。このようにリクエストラインの機
能によつて、指令が入出力制御器に達した後指◆の結果
制御器がサービスのリクエストを待つている間プロセサ
は他の処理業務を行う。入出力実行ラインはプロセサと
人出力制御器の間のすべての情報とデータの転送を制御
する。

このラインはマイクロ命令によつて人出力チヤンネル中
の情報転送が実行されている期間励起されたままであつ
て、システム転送りロツクに対し駆動信号として作用す
る。入出力インターフエイスの制御ラインはプロセサに
よつて励起され、指令または制御情報がチヤンネルを介
して転送されていることをアドレスされたチヤンネルに
指示する６電力オンラインは各人出力チヤンネル上の特
定の装置の状態を始動させるのに使用される。

方向ラインは両方向性データライン上の現在のデータ転
送方向を指示するのに使用される。その方向がプロセサ
に向かうとき、人出力装置の第１の状態文字はプロセサ
に転送される。５つのタイプの動作が人出力インターフ
エイスを介して実行される。

これらは夫々［検査状態」［電子指令１」、「電子指令
」、「周辺タイミング感応］指令および「データ転送」
と呼ばれる。「検査状態」指◆はシステムにおいて通常
でない方法で動作し、周辺制御器によつて１バイトに集
められた状態情報はプロセサによつて検査リクエスト動
作がなされているのと同じサイクルにてプロセサまたは
メモリに転送される。周辺制御器における状態文字はプ
ロセサマイクロ命令によつてアドレスされ、プロセサと
周辺制御器間のインターフエイスを介して上記の制御ラ
インは励起され方向ラインは非励起とされる。［電子指
◆Ｉ」は結果として直後ｌこデータ転送のないタイプで
ある。

この第１のタイプの「電子指令」は周辺制御器において
動作を生じさせ、制御器を次のサイタルにおけるデータ
転送のための準備をさせない。このタイプの例として［
読取りのための選択」、［セツトモード］および「選択
解除］がある。「電子指◆」では指◆された周辺機器を
介する次の入出力転送はこの指令によつて条件付けられ
たプロセサレジスタを含まなければならない。

このタイプの指令によつて、周辺制御器内のレジスタは
制御器への次の入出力データ転送がデータをそのレジス
タに書込むかまたはそのレジスタからのデータをプロセ
サメモリに読込ませるように予め条件付けられる。この
指令に続くデータ転送は多数のサイクル遅延の後に生ず
る。プロセサによつて「読取りのための選択」または「
書込みのための選択」指令の結果としてのデータリクエ
ストは［電子指令」タイプによるデータ転送条件が実行
されるまで禁止される。［周辺タイミング感応」タイプ
の指令は２通りの方法で実行される。

その１つは周辺機器へのデータの流れにその指令を含ま
せることである。この場合、指令は周辺制御器によつて
データとして処理され、指◆の終了は周辺機器によつて
プロセサに通知されそのリクエストラインは励起される
。このタイプの指令が使用される別の方法は上記の制御
および方向ラインを使用して制御文字転送を指示するこ
とである。「データ転送」タイプの指◆は情報転送を制
御するための「読取りのための選択」と「書込みのため
の選択」指令を含む。

［読取りのための選択」指◆は周辺機器から読出される
データの転送を行わせる。［書込みのための選択」指令
はプロセサから周辺機器に書込まれるべきデータの転送
を行わせる。制御器はプロツク転送制御器または１文字
転送制御器として定義できる。選択後にプロツタまたは
文字転送が要求されると周辺機器はプロセサへのそのリ
クエストラインを励起する。プロセサは転送期間制御ラ
イン（上記した）を非励起とし人出力実行ライン（上記
した）を励起することによつてこのリクエストに応答す
る。データ母線２３ａ（第２図参照）に関連した方向ラ
インは周辺機器からデータが読取られる期間非励起とさ
れプロセサから周辺機器へデータが書込まれる期間励起
される。プロセサはプロツク中の最終文字の転送後に入
出力データ母線上に「応答」コードを設置することによ
つてデータ転送の終了を通知する。周辺制御器はその後
のデータ転送が可能となるまでそのリクエストラインを
非励起とする。「周辺タイミング感応」と［データ転送
」タイプの指令によつて制御される情報転送はプロセサ
内における中断制御を受ける。中断制御は第２図の機械
状態制御ユニツト３９において存在し、８個の両方向性
人出力チヤンネルリクエストを受け人れ「中断可能］フ
ラツグまたは信号の発生によつてプロセサへの人力を可
動することができる。中断可能フラツグが論理「１」に
セツトされると、各種の機械状態に関して既述したよう
に第２図の機械状態制御器３９が電源状態に人ることに
よつて周辺機器からのリクエストはマイクロプロセサの
制御を受ける。プロセサが電源状態にある期間、中断可
能フラツグは論理「０」にりセツトされプロセサが１回
目の中断をサービスしている期間別の中断は生じない。
中断サービス後プロセサは中断可能フラツグを論理「１
」にセツトしなければならずチヤンネルリクエストは再
びサービスされる。これはプロセサが中断可能フラツグ
をセツトしマイクロプログラム制御を中断が生じたとき
に実行されたマイクロ命令に続くマイクロ命令に復帰さ
せる中断復帰マイクロ命令をプログラミングすることに
よつて達成される。中断可能フラツグはまた特別のサブ
ルーチンジャンプマイクロ命令を使用することによつて
プログラム的に論理［０」にセツトできる。フオース中
断状態（上記した）の機能は固定アドレス、周辺処理ル
ーチンの開始アドレスをマイクロメモリアドレススタツ
クにロードし通常の桁上げフラツグを中断桁上げフラツ
グにコピーすることにある。

中断復帰マイクロ命令によつて中断桁上げはジアップ桁
上げフラツグにコピーされる。この発明のプロセサ、そ
の機能ユニツトおよびマイクロ命令がオーバーラツプし
ながら取出され実行される方法を説明してきた。発明の
背景で説明したように、この発明の目的は経済的であつ
てかつ高レベルプログラム言語で書かれたプログラムに
適応できるデータプロセサを提供することにある。さら
に、この発明の他の目的は今日の電子式会計および伝票
発行機械の市場要求を満足させるためマイクロ命令メモ
リに対する要求が比較的経済的なデータプロセサを提供
することにある。このような機械は特に文字数字の移動
、即ち、文次数字データの転送および処理に順応しなけ
ればならない。この発明のプロセサが上記の目的を達成
することを示すため、第１２図と第１３図を参照して２
つのフローチヤートが以下に説明される。第１２図は高
レベル言語またはＳ言語の解釈のための演算子およびパ
ラメータ取出し機構を記載したフローチヤートを示す。
第１３図は文字数字移動を記載したフローチヤートを示
す。高レベル言語で書かれたプログラムの解釈（プログ
ラムがランすべき特定のプロセサによるかまたはプログ
ラムがランすべきプロセサ以外の他のプロセサに対して
書かれたプログラムの解釈によるか）はこの発明におい
て使用されるタイプの可変マイクロプログラミングによ
つて容易に適応される。

解釈不可能なプロセサによる高レベルプログラム言語の
プログラム解釈はまず高レベル言語プログラム解釈不可
能なプロセサの特定の機械言語にコンパイルすることに
よつてのみ適応され、これはその後そのプロセサでラン
する機械言語プログラムである。解釈は解釈プロセスが
コンパイルのシーケンスと次の実行を置換しマイクロコ
ード列による高レベル言語命令の解釈または構成によつ
て直接その高レベル言語にてプログラムをランする点に
おいてコンパイルと区別しうる。第１２図に示されてい
るように、まず、メモリに記憶されたＳ言語プログラム
カウンタをアクセスしその内容を使用して解釈演算子を
プロセサに取出すプロセスによつて解釈演算子とパラメ
ータが取出される。この演算子によつて、演算子に依存
するフアームウエア開始アドレスが発生される。Ｓ言語
プログラムカウンタはアツプデイトされる〇Ｓ言語プロ
グラムカウンタの内容はＳ言語プログラムによつて要求
されたパラメータをメモリから取出すために使用される
。Ｓ言語プログラムカウンタは再びアツプデイトされメ
モリに復帰される。各パラメータはリテラルか否か検査
される。そうであれば、ルーチンは特別に設けられたリ
テラルルーチンに存在する。パラメータがリテラルでな
ければ、メモリ中の表をアクセスし記述子を取出すのに
使用される。その記述子が添字またはインデツクスフラ
ツグを含んでいれば、ルーチンは特別の添字／インデツ
クスルーチンに存在する。このような添字またはインデ
ツクスフラツグがなければ、記述子は現在のＳ言語命令
を構成するために必要とされる特定のマイクロ列または
マイクロコード列をアドレスするのに使用される。第１
３図は文字数字移動に対して記述子が評価される方法を
示す。

このプロセスはソースおよび行先フイールドを特定する
ために必要とされるパラメータの設定を含む。ソースデ
ータが８ビツトのタイプでなければ、それはデイジツト
ソースフイールドである。ソースデータが符号付きであ
れば、１文字だけ減少されて符号が除去され、データは
必要ならばＡＳＣＩまたはＥＢＣＤＩＣ書式を付加して
行先フイールドにコピーされる。ソース長さが行先長さ
より大きくなければ、ＡＳＣＩＩまたはＥＢＣＤＩＣブ
ランクは行先フイールドの残りにコピーされ、ルーチン
は新たな取出しルーチンに存在する。ソースデータが８
ビツトタイプであるが符号付きであれば、符号指定を除
去するように減少される。

移動するフイールドが８バイト以上であれば、データは
８バイト同時に行先フイールドにコピーされる。ソース
フイールドは使い尽されるか否か検査され、そうでなけ
れば付加的なバイトが行先フイールドにコピーされる。
ソース長さが行先長さより大きくないならば、ＡＳＣＨ
またはＥＢＣＤＩＣブランクは行先フイールドの残りに
コピーされ、ルーチンは新たな取出しルーチンに存在す
る。

この明細書で徹底的に記述してきたように、第１２図お
よび第１３図のルーチンのために必要とされるような各
種のメモリ取出しやデータ転送はマイクロ命令の制御を
受けて実行され、このマイクロ命令はメインメモリのマ
イクロメモリ部から取出され、プロセサの内部にある制
御メモリから取出された制御命令によつて構成される。

制御命令はまさしくデータ転送のため各種のゲートを条
件付け各個のカウンタなどを増加させるのに必要とされ
る制御信号群である。結語 特定の高レベル言語の構造にもとずいて遭遇する不当な
制約をこうむることなく各種の高レベルプログラム言語
で書かれたプログラムに適応できるシステムおよびこの
システムによつて使用される方法が説明されてきた。

さらに、システムおよびこれに使用される方法は他の小
型汎用処理システムおよび特殊用途コンピユータと価格
の面で競争できさらに中型マイクロプログラムシステム
と機能の面で競争しうるように設計されている。可変マ
イクロプログラムシステムはマイタロプログラムでない
システムと対比して夫々異なつたマイクロコード列また
はマイクロ命令列による構成によつて複数の各個の高レ
ベルプログラム言語を容易に解釈できるという利点を有
する。上記した設計目標を達成するため、このシステム
およびこれに使用される方法は複数レベルの補助命令群
を使用し異なつたプログラムを表現する高レベル命◆群
を構成するように構成されている。

異なつたレベルの補助命令群は異なつたメモリに記憶さ
れるので、対応した命◆は各個のメモリからオーバーラ
ツプ即ち並行関係にて取出すことができる。これによつ
てこの発明のシステムに並行した補助命令の流れを与え
られる。異なつたレベルの補助命令群は通常のマイクロ
命◆および制御命◆であつて、後者はデータ転送や他の
動作のため各種のゲートを条件付けるに必要とされる制
御信号群である。

マイクロ命令の書式は所望のマイクロ命◆を形成するよ
うにマイクロメモリから順次取出される可変数の基本シ
ラブルを構成するように変化できる。このように、マイ
クロ命令メモリに対する冗長な要求は相当に軽減される
。開示してきたこの発明の他の特徴は例えば１個のマイ
クロ命令によつてメモリからおよびプロセサ内の多量の
データ転送を制御するため次のマイクロ命令実行を遅延
させる手段を機械状態制御器に設けたことにある。この
システムはまた適当に特定された条件の発生によつてこ
のような多量のデータ転送のために必要とされるマイク
口命令の実行を条件付きで停止できる特徴を有するＯこ
の発明の１つの実施例のみを記述し図解してきたが、こ
の分野の熟練者にとつて請求したようなこの発明の精神
および範囲から逸脱することなく変更および変型をなし
うることは自明である。

この発明についてはつぎに述べるような実施態様が可能
であろう。（１）マイクロ命◆シラブルメモリ部とプロ
セサを有するデータ処理システムであつて、前記プロセ
サは複数個の汎用レジスタと、 データ転送のために前記汎用レジスタに接続された機能
ユニツトと、前記レジスタと前記機能ユニツトに接続さ
れ、前記汎用レジスタと前記機能ユニツト間のデータ転
送を制御するための制御命令を記憶する制御メモリと、
前記マイクロ命令メモリ部に接続され一連のマイクロ命
令シラブルを取出すための手段と、前記マイクロ命令シ
ラブル取出し手段と前記制御命令メモリに接続され、前
のマイクロ命令シラブルに対する特定の制御命令の取出
しがマイクロ命令シラブルシーケンス中の次のマイク口
命令シラブルの取出しと同時に生じたとき、前記マイク
ロ命◆メモリから一連のマイクロ命令シラブルを取出さ
せるとともに前記制御命令メモリから相当する一連の制
御命令を取出させるタイミング手段をそなえたデータ処
理システムＯ（２）各個のマイクロ命◆シラブルは前記
制御命◆のうちの１個の制御を受けて取出される前記（
１）項のシステム。

（３）前記システムはデータメモリ部を含み、前記プロ
セサはさらに前記データメモリ部に接続され、マイタロ
命令シラブルによつて要求された１個の制御命令の制御
を受けて前記データメモリ部から一連のデータセグメン
トを取出すための手段をそなえた前記（１）項のシステ
ム。

（４）前記プロセサはさらに 前記タイミング手段に接続され、特定の状態の発生に応
じて制御命令の制御を受けて一連のデータセグメントの
取出しを停止するための手段をそなえた前記（３）項の
システム。

（５）前記プロセサは 前記マイクロ命令メモリ部に接続され、前記マイクロ命
令メモリ部から取出されたマイクロ命令シラブルを受信
し、前記制御命令メモリから対応する制御命◆を取出す
前にその実行のために必要とされるクロツクタイムの数
を決定するための手段を含んだ前記（１）項のシステム
。

３）前記タイミング手段は前記マイクロ命令シラブル受
信手段に接続され、タイミング手段の状態を変化させる
ために受信されたマイクロ命令シラブルの実行のために
必要とされるクロツクタイムの数に応答し、前記タイミ
ング手段は付加的なマイクロ命令シラブルが前記マイク
ロ命令メモリ部から取出されなければならない停止状態
を含んだ各種の状態を有する前記（５）項のシステム。

１）前記タイミング手段は前記データセグメント受信手
段に接続され、受信したマイクロ命◆シラブルを実行す
るのに必要なりロツクタイムの数にしたがつたその状態
の変化に応答し、前記タイミング手段は付加的なデータ
セグメントが前記マクロ命令メモリ部から取出さなけれ
ばならない停止状態を含んだ各種の状態を有する前記（
３）項のシステム。

３）マクロ命令メモリ部、マイクロ命◆シラブルメモリ
部およびプロセサを有するデータ処理システムであつて
、前記プロセサは複数個の汎用レジスタと、 データ転送のため前記汎用レジスタに接続された機能ユ
ニツトと、前記レジスタと前記機能ユニツトに接続され
、前記汎用レジスタと前記機能ユニツト間のデータ転送
を制御するための制御命令を記憶する制御メモリと、一
連のマイクロ命令シラブルを取出すように前記マイクロ
命令メモリ部に接続され、前記マイクロ命令メモリ部を
アクセスする手段と前記マイクロ命令メモリ部からシラ
ブルを受信する手段を含んだマイクロ命令取出し手段と
、前記マイクロ命◆シラブル取出し手段と前記制御命令
メモリに接続され、前のマイクロ命令シラブルに対する
特定の制御命令の取出しがマイクロ命◆シラブルシーケ
ンス中の次のマイク口命令シラブルの取出しと同時に生
じたとき、前記マイクロ命◆メモリから一連のマイクロ
命令シラブルを取出させるとともに前記制御命令メモリ
から対応した一連の制御命◆を取出させさらに前のマイ
クロ命令シラブルの受信と同時に次のマイクロ命令シラ
ブルのアクセスを実行するため前記マイクロ命◆メモリ
アクセス手段と前記マイクロ命令シラブル受信手段の両
者に接続されたタイミング手段とをそなえたデータ処理
システム。

（９）前記マイクロ命令シラブルメモリ部のアドレスを
記憶するアドレスレジスタと、前記アドレスレジスタに
接続された増加手段とを含み、前記タイミング手段は前
記アドレスレジスタと前記増加手段に接続され、前記マ
イクロ命令メモリ部内の前のマイクロ命令シラブルのア
クセスと同時に前記アドレスレジスタの内容を増加させ
る前記（８）項のシステム。

ＡＯ）マクロ命令メモリ部と、マイクロ命令シラブルメ
モリ部と、複数個の汎用レジスタとデータ転送のため前
記汎用レジスタに接続された機能ユニツトと前記レジス
タと前記機能ユニツトに接続され前記汎用レジスタと前
記機能ユニツト Ｃ間のデータ転送を制御する制御命令
を記憶する制御メモリを含んだプロセサ、を有するデー
タ処理システムにおいて、前記マイクロ命◆メモリから
マイクロ命令シラブル、前記制御命令メモリから制御命
◆を取出す方法であつて、前記マイクロ命令メモリから
同時に一連のマイクロ命令シラブルを取出すステツプと
、前のマイクロ命令シラブルに対する制御命令の取出し
が次のマイクロ命令の取出しと同時に行われるとき、前
記制御命◆メモリから対応する一連の制御命令を取出す
ステツプとを含むマイクロ命令および制御命令を取出す
方法。

（自）マイクロ命◆シラブルによつて要求された１個の
制御命令の制御を受けて前記マイクロ命令メモリ部から
一連のデータセグメントを取出すステツプを含んだ前記
（代）項の方法。

（代）特定の状態の発生に応答して制御命令の制御を受
けて一連のデータセグメントの取出しを停止するステツ
プを含んだ前記（自）項の方法。

（自）前記マイクロ命◆メモリ部から取出されたマイク
ロ命令シラブルを受信するステツプと、対応する制御命
令を制御命令メモリから取出す前にその実行のために必
要とされるクロツクタイムの数を決定するステツプとを
含んだ前記（代）項の方法。ａ前記プロセサは付加的な
マイクロ命令シラブルが前記マイクロ命◆メモリ部から
取出されなければならないような停止状態を含んだ各種
の状態を有するタイミング手段を含み、前記方法はさら
に前記制御命令メモリから対応する制御命令を取出す前
にマイクロ命令の実行のために必要とされるクロツクタ
イムの数の決定に応答してタイミング手段とプロセサの
状態を変化させるステツプを含んだ前記（自）項の方法
。

５）マタロ命令メモリ部とマイクロ命令シラブルメモリ
部とプロセサを有するデータ処理システムであつて、前
記プロセサは複数個の汎用レジスタと、 データ転送のため前記汎用レジスタに接続された機能ユ
ニツトと、前記レジスタと前記機能ユニツトに接続され
、前記汎用レジスタと前記機能ユニツト間のデータ転送
を制御する制御命令を記憶する制御メモリと、前記マク
ロ命令メモリ部に接続され当該部からマクロ命◆作用素
を取出すための手段と、前記マクロ命令取出し手段と前
記マイクロ命令メモリ部に接続され、前記マクロ命令作
用素によつて要求された１個のマイクロ命令を形成する
ため前記マイクロ命令メモリ部から連続した２個以上の
マイクロ命令シラブルを取出すための手段と、前記マイ
クロ命◆シラブル取出し手段と前記制御命令メモリに接
続され、前のマイクロ命令シラブルに対する特定の制御
命令の取出しがマイクロ命令シラブルシーケンス中の次
のマイク口命令シラブルの取出しと同時に生ずるとき、
前記マイクロ命令メモリから一連のマイクロ命令シラブ
ルを取出させるとともに前記制御命令メモリから対応し
た一連の制御命令を取出させるタイミング手段とをそな
えたデータ処理システム。

６）各個のマイクロ命◆シラブルは前記制御命◆のうち
の１個の制御を受けて取出させる前記（自）項のシステ
ム。

７）前記プロセサはさらに マイクロ命令シラブルによつて要求された１個の制御命
令の制御を受けて前記データメモリ部から一連のデータ
セグメントを取出すための手段をそなえた前記（至）項
のシステム。

ＡＱ前記プロセサはさらに 前記タイミング手段に接続され、特定の状態の発生に応
答して制御命◆の制御を受けて一連のデータセグメント
の取出しを停止するための手段を含んだ前記（５）項の
システム。

（自）前記プロセサは 前記マイクロ命令メモリ部から取出されたマイタロ命令
シラブルを受信し、制御命◆メモリから対応する制御命
令を取出す前にその実行のために必要とされるクロツク
タイムの数を決定する手段を含んだ前記（自）項のシス
テム。

（２０）前記タイミング手段は前記マイクロ命令シラブ
ル受信手段に接続され、タイミング手段の状態を変化さ
せるために受信されたマイクロ命令シラブルの実行のた
めに必要とされるクロツクタイムの数に応答し、前記タ
イミング手段は付加的なマイクロ命令シラブルが前記マ
イタロ命令メモリ部から取出さなければならない停止状
態を含んだ各種の状態を有する前記Ａ９）項のシスアム
〇（社）前記タイミング手段は前記データセグメント受
信手段に接続され、受信されたマイクロ命◆シラブルを
実行するために必要とされるクロツクタイムの数にした
がつたその状態の変化に応答し、前記タイミング手段は
付加的なデータセグメントが前記マクロ命令メモリ部か
ら取出されなければならない停止状態を含んだ各種の状
態を有する前記（５）項のシステム。

【図面の簡単な説明】

第１図はこの発明を使用したシステムの概略図、第２図
はこの発明のプロセサの概略図、第３図はこの発明に使
用されるような典型的なＳ命令の書式図、第４図はこの
発明に使用されるような典型的なデータ記述子の書式図
、第５ａ図、第５ｂ図、第５ｃ図は異なつたタイプのマ
イクロ命◆の書式図、第６図は制御演算子または制御命
令の書式図、第７図はこの発明の各種のデータレジスタ
のためのデータ選択回路の概略図、第８図はこの発明の
各種の機械状態間の関係を示す状態図、第９図は多数の
機械状態を経過したマイクロ命令取出しと実行サイクル
のタイミングを示す波形群、第１０図はこの発明に使用
されるようなオーバーラツプしたマイクロ命◆取出しの
並行関係を示すタイミング図、第１１図は第１０図との
比較のため並行関係のないマイクロ命令取出し動作のタ
イミング図、第１２図はこの発明に使用されるような解
釈のための演算子およびパラメータ取出し機構を記載し
たフローチヤート、第１３図はこの発明のシステムによ
つて達成された文字数字移動を記載したフローチヤート
である。 図中、１０・・・・・・プロセサ、１１・・・・・・メ
モリ、２０・・・・・・機能ユニツト、２１，２２，２
３・・・・・・母線、２４・・・−・・Ｕバツフアレジ
スタ、２３ａ・・・・・・人出力インターフエイス、２
５，２６・・・・・・メモリアドレスレジスタ、３７・
・・・・・制御メモＩ八３９・・・・・・機械状態制御
ユニツト、４０・・・・・・補助機械状態カウンタ、４
１・・・・・・入出力アドレスレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ マイクロ命令シラブルメモリ部とプロセサを有する
   データ処理システムであつて、前記プロセサはデータを
   一時的に記憶するための複数個の汎用レジスタと、前記
   レジスタから受けたデータについて論理操作を行なうた
   めに前記汎用レジスタに接続された機能ユニットと、前
   記レジスタと前記機能ユニットに接続され、かつ前記汎
   用レジスタと前記機能ユニットとの間のデータ転送を制
   御するための制御命令を含む制御メモリと、前記マイク
   ロ命令シラブルメモリ部に接続され、一連のマイクロ命
   令シラブルを取出すためのマイクロ命令出手段と、前記
   制御メモリに結合されて、それぞれのマイクロ命令シラ
   ブルに応答して個別的な制御命令を取出すための制御命
   令取出手段と、前記マイクロ命令シラブル取出手段と前
   記制御命令取出手段とに接続され、前のマイクロ命令シ
   ラブルに対する特定の制御命令の取出がマイクロ命令シ
   ラブルシーケンス中の次のマイクロ命令シラブルの取出
   と同時に生じたとき、前記マイクロ命令メモリから一連
   のマイクロ命令シラブルを取出させるとともに前記制御
   命令メモリから対応する一連の制御命令を取出させるタ
   イミング手段とを備えた、データ処理システム。 ２ マイクロ命令メモリ部、マイクロ命令シラブルメモ
   リ部およびプロセサを有するデータ処理システムであつ
   て、前記プロセサはデータを一時的に記憶するための複
   数個の汎用レジスタと、前記汎用レジスタから受けたデ
   ータについて論理操作を行なうため前記汎用レジスタに
   接続された機能ユニットと、前記レジスタと前記機能ユ
   ニットとに接続され、かつ前記汎用レジスタと前記機能
   ユニットとの間のデータ転送を制御するための制御命令
   を含む制御メモリと、一連のマイクロ命令シラブルを取
   出すように前記マイクロ命令メモリ部に接続されるマイ
   クロ命令取出手段とを備え、前記マイクロ命令取出手段
   は前記マイクロ命令メモリ部をアクセスする手段と前記
   マイクロ命令メモリ部からシラブルを受ける手段を含み
   、前記制御メモリに結合されて、それぞれのマイクロ命
   令シラブルに応答して個別的な制御命令を取出すための
   制御命令取出手段と、前記マイクロ命令シラブル取出手
   段と前記制御命令取出手段に接続され、前のマイクロ命
   令シラブルに対する特定の制御命令の取出がマイクロ命
   令シラブルシーケンス中の次のマイクロ命令シラブルの
   取出と同時に生じたとき、前記マイクロ命令メモリ部か
   ら一連のマイクロ命令シラブルを取出させるとともに前
   記制御命令メモリから対応する一連の制御命令を取出さ
   せるタイミング手段とをさらに備え、前記タイミング手
   段は、前のマイクロ命令シラブルと同時に次のマイクロ
   命令シラブルをアクセスするように前記マイクロ命令メ
   モリアクセス手段と前記マイクロ命令シラブル受信手段
   との両者に接続される、データ処理システム。 ３ マイクロ命令メモリと、マイクロ命令シラブルメモ
   リと、プロセサとを有するデータ処理システムであつて
   、前記プロセサはデータを一時的に記憶するための複数
   個の汎用レジスタと、そこから受けたデータについて論
   理操作を行なうため前記汎用レジスタに接続された機能
   ユニットと、前記レジスタと前記機能ユニットとに接続
   され、かつ前記汎用レジスタと前記機能ユニットとの間
   のデータ転送を制御する制御命令を含む制御メモリと、
   前記マクロ命令メモリに接続されそこからマクロ命令オ
   ペレータを取出すためのマクロ命令取出手段と、前記マ
   クロ命令取出手段と前記マイクロ命令メモリに接続され
   、前記マクロ命令オペレータによつて要求された１個の
   マイクロ命令を形成するように前記マイクロ命令メモリ
   部から連続した２個以上のマイクロ命令シラブルを取出
   すためのマイクロ命令取出手段と、前記制御メモリに結
   合されて、それぞれのマイクロ命令シラブルに応答して
   個別的な制御命令を取出すための制御命令取出手段と、
   前記マイクロ命令シラブル取出手段と前記制御命令取出
   手段に接続され、前のマイクロ命令シラブルに対する特
   定の制御命令の取出がマイクロ命令シラブルシーケンス
   中の次のマイクロ命令シラブルの取出と同時に生ずると
   き、前記マイクロ命令メモリから一連のマイクロ命令シ
   ラブルを取出させるとともに前記制御命令メモリから対
   応した一連の制御命令を取出させるタイミング手段とを
   備えたデータ処理システム。