KR930004882A - 디지탈 신호 프로세서 - Google Patents

디지탈 신호 프로세서 Download PDF

Info

Publication number
KR930004882A
KR930004882A KR1019920013928A KR920013928A KR930004882A KR 930004882 A KR930004882 A KR 930004882A KR 1019920013928 A KR1019920013928 A KR 1019920013928A KR 920013928 A KR920013928 A KR 920013928A KR 930004882 A KR930004882 A KR 930004882A
Authority
KR
South Korea
Prior art keywords
memory
data
control signal
command
decoding
Prior art date
Application number
KR1019920013928A
Other languages
English (en)
Inventor
신이찌 오자와
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR930004882A publication Critical patent/KR930004882A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

디지탈 신호 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시에에 의한 디지탈신호 프로세서의 개략적인 구성을 도시한 도면,
제3도는 본 발명의 디지탈 신호 프로세서에 있어서의 명령코드체계를 도시한 도면,
제4도는 본 발명의 디지탈신호 프로세서의 처리예와 종래예를 비교해서 도시한 도면,
제5도는 본 발명의 디지탈신호 프로세서의 처리 타이밍도.

Claims (12)

  1. 실행해야할 명령을 저장하기 위한 명령메모리, 상기 명령메모리에서 공급된 명령을 디코드하고, 제어신호를 출력하기 위한 디코드수단, 상기 제어신호에 의해서 데이타메모리에서 출력된 데이타의 연산 실을 실행하기 위한 연산수단 및 상기 데이타메모리와 연산수단에 결합되고, 상기 명령에 의해서 저장해야할 데이타의 어드레스 지정이 되는 버퍼메모리를 포함하며, 상기 데이타메모리에는 상기 연산수단의 연산결과가 어드레스로써 공급되는 디지탈신호 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 상기 버퍼메모리는 각각에 어드레스가 할당되고, 데이타를 저장하기 위한 레지스터군과 상기 제어신호를 디코드하고, 소정 어드레스를 지정하는 디코드회로를 갖고, 공급되는 소정 클럭에 따라서 상기 레지스터군의 데이타는 시프트되는 디지탈신호 프로세서.
  3. 특허청구의 범위 제2항에 있어서, 상기 디코드수단은 상기 명령메모리에서 공급된 여러개의 명령을 동시에 디코드하고, 상기 제어신호를 출력하는 디지탈신호 프로세서.
  4. 특허청구의 범위 제3항에 있어서, 상기 연산수단은 여러개의 연산기를 갖고, 상기 제어신호에 따라서 소정 연산을 동시에 실행하는 디지탈신호 프로세서.
  5. 특허청구의 범위 제4항에 있어서, 상기 버퍼메모리는 상기 연산기에 대응해서 마련되는 디지탈신호 프로세서.
  6. 특허청구의 범위 제5항에 있어, 상기 데이타메모리와 버퍼메모리 사이에 셀렉터가 결합되고, 상기 셀렉터는 상기 디코드수단에서의 상기 제어신호에 따라서 상기 연산기 및 데이타메모리의 한쪽에서의 데이타를 상기 버퍼메모리에 공급하는 디지탈 신호 프로세서.
  7. A/D 변환기, A/D 변환기 및 실행해야할 명령을 저장하기 위한 명령메모리, 상기 명령메모리에서 공급된 명령을 디코드하고, 제어신호를 출력하기 위한 디코드수단, 상기 제어신호에 의해서 데이타메모리에서 출력된 데이타의 연산실행을 하기 위한 연산수단 및 상기 데이타메모리와 연산수단에 결합되고, 상기 명령에 의해서 저장해야할 데이타의 어드레스지정이 되는 버퍼메모리를 구비한 디지탈신호 프로세서를 포함하며, 상기 데이타메모리에는 상기 연산수단의 연산결과가 어드레스로써 공급되는 통신시스템.
  8. 특허청구의 범위 제7항에 있어서, 상기 버퍼메모리는 각각에 어드레스가 할당되고, 데이타를 저장하기 위한 레지스터군과 상기 제어신호를 디코드하고, 소정 어드레스를 지정하는 디코더회로를 가지며, 공급되는 소정 클럭에 따라서 상기 레지스터군의 데이타는 시프트되는 통신시스템.
  9. 특허청구의 범위 제8항에, 상기 디코드수단은 상기 명령메모리에서 공급된 여러개의 명령을 동시에 디코드하고, 상기 제어신호를 출력하는 통신시스템.
  10. 특허청구의 범위 제9항에 있어서, 상기 연산수단은 여러개의 연산기를 갖고, 상기 제어신호에 따라서 소정 연산을 동시에 실행하는 통신시스템.
  11. 특허청구의 범위 제10항에 있어서, 상기 버퍼메모리는 상기 연산기에 대응해서 마련되는 통신시스템.
  12. 특허청구의 범위 제11항에 있어서, 상기 데이타메모리와 버퍼메모리 사이에 셀렉터가 결합되고, 상기 셀렉터는 상기 디코드수단에서의 상기 제어신호에 따라서 상기 연산기 및 상기 데이타메모리의 한쪽에서의 데이타를 상기 버퍼메모리에 공급하는 통신시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920013928A 1991-08-13 1992-08-03 디지탈 신호 프로세서 KR930004882A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3228799A JPH0546386A (ja) 1991-08-13 1991-08-13 データプロセツサ
JP91-228799 1991-08-13

Publications (1)

Publication Number Publication Date
KR930004882A true KR930004882A (ko) 1993-03-23

Family

ID=16882040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013928A KR930004882A (ko) 1991-08-13 1992-08-03 디지탈 신호 프로세서

Country Status (3)

Country Link
EP (1) EP0528278A3 (ko)
JP (1) JPH0546386A (ko)
KR (1) KR930004882A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525931B1 (ko) * 1996-08-06 2005-12-26 후지 덴키 가부시끼가이샤 이미지들을사용한거리검출방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177108B2 (ja) * 2009-09-25 2013-04-03 富士通株式会社 演算処理装置及び演算処理装置の制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085450A (en) * 1976-12-29 1978-04-18 Burroughs Corporation Performance invarient execution unit for non-communicative instructions
JP2810068B2 (ja) * 1988-11-11 1998-10-15 株式会社日立製作所 プロセッサシステム、コンピュータシステム及び命令処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525931B1 (ko) * 1996-08-06 2005-12-26 후지 덴키 가부시끼가이샤 이미지들을사용한거리검출방법

Also Published As

Publication number Publication date
EP0528278A2 (en) 1993-02-24
JPH0546386A (ja) 1993-02-26
EP0528278A3 (en) 1993-05-26

Similar Documents

Publication Publication Date Title
KR840008069A (ko) 디지탈 콘트로울러
KR870010438A (ko) 정보 처리장치
RU96118510A (ru) Отображение с помощью мультинаборов команд
KR950020218A (ko) 저전력데이타처리장치
KR830006741A (ko) 오페란드(被演算函數 : Operand)간 파이프라인 제어를 행하는 데이터 처리장치
KR870004366A (ko) 데이터 처리 시스템
GB1233714A (ko)
KR840001350A (ko) 부정장(不定長) 명령을 갖는 데이터 처리장치
KR950033803A (ko) 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법
KR960700475A (ko) 명령어 실행 제어를 위해 명령어에 태그를 할당하는 시스템 및 방법
KR930018368A (ko) 롬(rom) 용량을 저감한 데이타 프로세서
KR920004964A (ko) 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
US5307300A (en) High speed processing unit
KR900006853A (ko) 마이크로 프로세서
JPH0527971A (ja) 情報処理装置
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
US4812970A (en) Microprogram control system
KR930004882A (ko) 디지탈 신호 프로세서
KR920002573B1 (ko) 데이타 처리기
KR900015014A (ko) 데이타 프로세서
KR900018807A (ko) 마이크로 명령수식 기능을 가진 제어장치
KR940000960A (ko) 마이크로프로세서
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
KR860009421A (ko) 논리기능을 가진 기억회로
KR0153537B1 (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid