KR930018368A - 롬(rom) 용량을 저감한 데이타 프로세서 - Google Patents

롬(rom) 용량을 저감한 데이타 프로세서 Download PDF

Info

Publication number
KR930018368A
KR930018368A KR1019930001903A KR930001903A KR930018368A KR 930018368 A KR930018368 A KR 930018368A KR 1019930001903 A KR1019930001903 A KR 1019930001903A KR 930001903 A KR930001903 A KR 930001903A KR 930018368 A KR930018368 A KR 930018368A
Authority
KR
South Korea
Prior art keywords
command
output
instruction
signal selector
decoder
Prior art date
Application number
KR1019930001903A
Other languages
English (en)
Other versions
KR100266424B1 (ko
Inventor
후미오 아라까와
스스무 나리따
구니오 우찌야마
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR930018368A publication Critical patent/KR930018368A/ko
Application granted granted Critical
Publication of KR100266424B1 publication Critical patent/KR100266424B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

기본 명령 및 고기능 명령을 포함하는 명령 세트를 처리하고, 여러개의 기본 명령을 병렬 실행할 수 있고 기본 명령 및 고기능 명령을 고속으로 실행할 수 있는 데이타 프로세서로서, 예를 들면, 80486마이크로프로세서에서는 어드레스 계산용을 제외한 제어 신호가 모든 명령에 대하여 ROM 출력으로서 얻어지고, 그러한 마이크로프로세서에서는 모든 명령이 마이크로프로그램을 필요로하므로, ROM용량이 증가하고, 그것에 따라 ROM면적도 증가하며, 전력 소비도 증가되어, 동작 속도가 늦어지는 것을 해소하기 위하여, 데이타 프로세서는 명령 디코더의 출력 또는 마이크로프로그램 ROM의 출력중의 하나를 선택하여 명령 실행 유닛 제어 신호를 발생한다.
이러한 데이타 프로세서를 사용하는 것에 의해, 기본 명령 실행에 ROM을 사용할 필요가 없어, ROM의 용량이 기본 명령수에 대응하는 양만큼 저감되므로, ROM의 면적 및 소비 전력이 저감되어, 동작 속도가 향상된다.

Description

롬(ROM) 용량을 저감한 데이타 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구체적 실시예에 따른 2개의 명령을 병렬 실행할 수 있는 마이크로프로세서의 구조를 도시한 블럭도, 제2도는 본 발명자의 연구에 의해 묘화된 2개의 명령을 병렬 실행할 수 있는 마이크로프로세서의 구조를 도시한 블럭도, 제3도는 본 발명의 1실시예에 따른 마이크로프로세서의 파이프라인 동작을 설명하는 도면.

Claims (6)

  1. 명령 페치 유닛, 상기 명령 페치 유닛에서 공급된 명령을 디코드하는 명령 디코더, 마이크로 명령을 저장하는 마이크로프로그램 ROM, 상기 명령 디코더의 출력 및 상기 마이크로프로그램 ROM의 출력이 입력되는 신호 셀렉터, 상기 신호 셀렉터의 출력에 의해 제어되는 명령실행 유닛을 포함하며, 상기 명령 실행 유닛을 한번 사용하여 실행되는 기본 명령이 상기 명령 디코더에 의해 디코드될때, 상기 신호 셀렉터는 상기 명령 디코더의 출력을 선택하여 출력하고, 상기 명령 실행 유닛은 상기 신호 셀렉터의 출력에 전달된 상기 명령 디코더의 출력에 따라 상기 기본 명령을 실행하고, 상기 명령 실행 유닛을 적어도 두번 사용하여 실행되는 고기능 명령이 상기 명령디코더에 의해 디코드될때, 상기 고기능 명령의 첫번째 스텝 처리에서, 상기 신호 셀렉터는 상기 명령 디코더의 출력을 선택하여 출력하고 상기 명령 실행 유닛은 상기 신호 셀렉터에 전달된 상기 명령 디코더의 출력에 따라 상기 첫번째 스텝 처리를 실행하고, 상기 고기능 명령의 두번째 스텝 처리에서, 상기 신호 셀렉터는 상기 마이크로프로그램 ROM의 출력의 마이크로 명령을 선택하여 출력하고, 상기 명령 실행 유닛은 상기 신호 셀렉터의 출력에 전달된 상기 마이크로프로그램 ROM의 상기 마이크로 명령에 따라 상기 두번째 스텝 처리를 실행하는 데이타 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 상기 명령 페치 유닛은 상기 명령 디코더에서 공급된 다음 명령 코드 위치 지정신호에 따라, 상기 명령 디코더에 디코드될 명령 코드를 공급하는 데이타 프로세서.
  3. 특허청구의 범위 제1항에 있어서, 상기 신호 셀렉터는 서어치 어드레스로서 상기 마이크로프로그램 ROM에 포함된 다음 마이크로 명령 어드레스를 상기 마이크로 프로그램 ROM에 공급하는 데이타 프로세서.
  4. 특허청구의 범위 제2항에 있어서, 상기 신호 셀렉터는 서어치 어드레스로서 상기 마이크로프로그램 ROM의 출력에 포함된 다음 마이크로 명령 어드레스를 상기 마이크로프로그램ROM에 공급하는 데이타 프로세서.
  5. 명령 페치 유닛, 상기 명령 페치 유닛에서 공급된 명령을 각각 디코드하는 제1및 제2의 명령 디코더, 마이크로 명령을 저장하는 마이크로프로그램 ROM, 상기 제1의 명령 디코더의 출력, 상기 제2의 명령 디코더의 출력 및 상기 마이크로프로그램ROM의 출력이 입력되는 신호 셀렉터, 상기 신호 셀렉터의 제1의 출력에 의해 제어되는 제1의 명령 실행 유닛, 상기 신호 셀렉터의 제2의 출력에 의해 제어되는 제2의 명령 실행 유닛을 포함하며, 기본 명령은 상기 제1및 제2의 명령실행 유닛중의 하나를 한번 사용하여 실행되고, 두개의 기본 명령이 상기 제1및 제2의 명령 디코더에 의해 병렬 디코드될때, 상기 신호 셀렉터는 상기 제1및 제2의 명령 디코더중의 출력을 상기 제1및 제2의 출력으로서 각각 선택하여 출력하고, 상기 제1및 제2의 명령 실행 유닛은 상기 신호 셀렉터의 제1및 제2의 출력에 전달된 상기 제1및 제2의 명령 디코더의 출력에 따라 상기 두개의 기본 명령을 실행하고, 고기능 명령은 상기 제1및 제2의 명령 실행 유닛중의 하나를 적어도 두번 사용하여 실행되고, 고기능 명령이 상기 제1및 제2의 명령 디코더중의 하나에 의해 디코드될때, 상기 고기능 명령의 첫번재 스텝 처리에서 상기 신호 셀렉터는 상기 제1및 제2의 출력중의 하나의 출력에 상기 하나의 명령 디코더의 출력을 선택하여 출력하고, 상기하나의 명령 실행 유닛은 상기 신호 셀렉터의 상기 제1및 제2의 출력중의 상기 하나에 전달된 상기 하나의 명령 디코더의 출력에 따라 상기 첫번째 스텝처리를 실행하고, 상기 고기능 명령의 두번째 스텝처리에서, 상기 신호 셀렉터는 상기 마이크로프로그램 ROM의 출력의 마이크로 명령을 상기 제1및 제2의 출력의 하나의 출력에 선택하여 출력하고, 상기 하나의 명령 실행 유닛은 상기 신호 셀렉터의 상기 제1및 제2의 출력의 상기 하나에 전달된 상기 마이크로 명령에 따라 상기 두번째 스텝 처리를 실행하는 데이타 프로세서.
  6. 특허청구의 범위 제5항에 있어서, 상기 두번째 스텝처리에서, 상기 하나의 명령 실행 유닛에 의한 상기 마이크로프로그램 ROM의 상기 마이크로프로그램의 최종 스텝 실행과 동시에, 다른 명령 실행 유닛은 상기 다른 명령 디코더의 출력에 따라 명령 실행을 실행하는 데이타 르로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930001903A 1992-02-20 1993-02-12 롬(rom)용량을 저감한 데이타 프로세서 KR100266424B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-033156 1992-02-20
JP03315692A JP3497516B2 (ja) 1992-02-20 1992-02-20 データプロセッサ

Publications (2)

Publication Number Publication Date
KR930018368A true KR930018368A (ko) 1993-09-21
KR100266424B1 KR100266424B1 (ko) 2000-09-15

Family

ID=12378710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001903A KR100266424B1 (ko) 1992-02-20 1993-02-12 롬(rom)용량을 저감한 데이타 프로세서

Country Status (3)

Country Link
US (1) US5394558A (ko)
JP (1) JP3497516B2 (ko)
KR (1) KR100266424B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058986B2 (ja) * 1992-04-02 2000-07-04 ダイヤセミコンシステムズ株式会社 コンピュータシステムの節電制御装置
US5644769A (en) * 1993-06-14 1997-07-01 Matsushita Electric Industrial Co., Ltd. System for optimizing program by virtually executing the instruction prior to actual execution of the program to invalidate unnecessary instructions
US5931941A (en) * 1995-04-28 1999-08-03 Lsi Logic Corporation Interface for a modularized computational unit to a CPU
US5687340A (en) * 1995-05-16 1997-11-11 Hewlett-Packard Company Reduced area floating point processor control logic utilizing a decoder between a control unit and the FPU
JP3451595B2 (ja) * 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
US5872947A (en) * 1995-10-24 1999-02-16 Advanced Micro Devices, Inc. Instruction classification circuit configured to classify instructions into a plurality of instruction types prior to decoding said instructions
US6167665B1 (en) 1996-06-07 2001-01-02 Herman Miller, Inc. Corner post for a wall panel system
US6223485B1 (en) 1996-06-07 2001-05-01 Herman Miller, Inc. Wall panel system
US5867680A (en) * 1996-07-24 1999-02-02 Advanced Micro Devices, Inc. Microprocessor configured to simultaneously dispatch microcode and directly-decoded instructions
US6049863A (en) * 1996-07-24 2000-04-11 Advanced Micro Devices, Inc. Predecoding technique for indicating locations of opcode bytes in variable byte-length instructions within a superscalar microprocessor
US5991884A (en) * 1996-09-30 1999-11-23 Intel Corporation Method for reducing peak power in dispatching instructions to multiple execution units
EP0926596B1 (en) * 1997-12-23 2007-09-05 Texas Instruments Inc. Processor and method for reducing its power usage
GB2353541B (en) 1999-06-04 2003-10-15 Miller Herman Inc Stackable wall panel system
CA2310548A1 (en) 1999-06-04 2000-12-04 Herman Miller, Inc. Stackable wall panel system
US6438664B1 (en) 1999-10-27 2002-08-20 Advanced Micro Devices, Inc. Microcode patch device and method for patching microcode using match registers and patch routines
US6729085B2 (en) 2001-02-09 2004-05-04 Herman Miller, Inc. Wall panel system
US7711926B2 (en) * 2001-04-18 2010-05-04 Mips Technologies, Inc. Mapping system and method for instruction set processing
US6834353B2 (en) 2001-10-22 2004-12-21 International Business Machines Corporation Method and apparatus for reducing power consumption of a processing integrated circuit
US6751914B2 (en) * 2002-03-01 2004-06-22 Steelcase Development Corporation Post and beam furniture system
US7204417B2 (en) * 2004-11-03 2007-04-17 The Code Corporation Graphical code reader that is configured for efficient decoder management
US8560810B2 (en) * 2009-08-14 2013-10-15 Via Technologies, Inc. Microprocessor with microtranslator and tail microcode instruction for fast execution of complex macroinstructions having both memory and register forms
WO2013132767A1 (ja) 2012-03-09 2013-09-12 パナソニック株式会社 プロセッサ、マルチプロセッサシステム、コンパイラ、ソフトウェアシステム、メモリ制御システムおよびコンピュータシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106636A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd パイプライン演算装置
US4519033A (en) * 1982-08-02 1985-05-21 Motorola, Inc. Control state sequencer
US4574344A (en) * 1983-09-29 1986-03-04 Tandem Computers Incorporated Entry control store for enhanced CPU pipeline performance
US4812972A (en) * 1984-06-20 1989-03-14 Convex Computer Corporation Microcode computer having dispatch and main control stores for storing the first and the remaining microinstructions of machine instructions
US5202967A (en) * 1988-08-09 1993-04-13 Matsushita Electric Industrial Co., Ltd. Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction
EP0388735A3 (en) * 1989-03-10 1993-01-13 Nec Corporation Microprogram controller having fixed-instruction generator and microprogram memory

Also Published As

Publication number Publication date
US5394558A (en) 1995-02-28
JPH05233271A (ja) 1993-09-10
KR100266424B1 (ko) 2000-09-15
JP3497516B2 (ja) 2004-02-16

Similar Documents

Publication Publication Date Title
KR930018368A (ko) 롬(rom) 용량을 저감한 데이타 프로세서
KR920001319A (ko) 처리기 및 처리기의 처리방법
KR920003153A (ko) 2개의 명령을 병렬디코드할 수 있는 마이크로프로세서
JPS633337B2 (ko)
KR960038602A (ko) 파이프라인 처리기
KR970066864A (ko) 가변 파이프 라인 단수의 데이터 처리 장치
KR100334174B1 (ko) 데이타처리장치
US5390306A (en) Pipeline processing system and microprocessor using the system
US6701426B1 (en) Switching between a plurality of branch prediction processes based on which instruction set is operational wherein branch history data structures are the same for the plurality of instruction sets
KR20030077612A (ko) 프로그램 제어 흐름에서 변화들을 이루기 위한 장치 및 방법
JP2538053B2 (ja) 制御装置
US6182211B1 (en) Conditional branch control method
KR940000960A (ko) 마이크로프로세서
JPH1091430A (ja) 命令解読装置
US6266764B1 (en) Program controller for switching between first program and second program
JPS6116334A (ja) デ−タ処理装置
KR930004882A (ko) 디지탈 신호 프로세서
KR100488536B1 (ko) 마이크로프로세서제어회로
KR950014161B1 (ko) 어레이 프로세서(array processor)의 2단계(stage) 명령어 파이프라인 처리방법
JPH0713756A (ja) 半導体装置
KR950020146A (ko) 파이프라인(pipeline)이 구비된 프로세서에서 간단한 반복명령어의 구현방법
JPH05127903A (ja) 並列処理マイクロプロセツサ
JPH0855033A (ja) 情報処理装置
JPS60168237A (ja) 演算装置
JPH05197543A (ja) 情報処理装置の命令デコード方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040601

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee