JPH0713756A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0713756A JPH0713756A JP15194393A JP15194393A JPH0713756A JP H0713756 A JPH0713756 A JP H0713756A JP 15194393 A JP15194393 A JP 15194393A JP 15194393 A JP15194393 A JP 15194393A JP H0713756 A JPH0713756 A JP H0713756A
- Authority
- JP
- Japan
- Prior art keywords
- micro
- micro rom
- address
- storage register
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路規模の削減とマイクロROMアドレス生
成を高速に行なう。 【構成】 半導体装置の命令コード格納レジスタ1に命
令コードが供給されると一部がマイクロROMアドレス
として割り当てられているために、ただちにマイクロR
OMアドレスがマイクロROMアドレス格納レジスタ6
に格納され、従来より1サイクル早くマイクロROMア
ドレスをマイクロROMアドレス格納レジスタ4に格納
する。そして、マイクロROM出力をマイクロROM出
力格納レジスタ5に格納し、以下、順次命令コードより
切り出されるマイクロROMアドレスによりマイクロR
OMが制御信号を出力する。
成を高速に行なう。 【構成】 半導体装置の命令コード格納レジスタ1に命
令コードが供給されると一部がマイクロROMアドレス
として割り当てられているために、ただちにマイクロR
OMアドレスがマイクロROMアドレス格納レジスタ6
に格納され、従来より1サイクル早くマイクロROMア
ドレスをマイクロROMアドレス格納レジスタ4に格納
する。そして、マイクロROM出力をマイクロROM出
力格納レジスタ5に格納し、以下、順次命令コードより
切り出されるマイクロROMアドレスによりマイクロR
OMが制御信号を出力する。
Description
【0001】
【産業上の利用分野】本発明は、マイクロROMアドレ
ス生成を高速に行なうことができる半導体装置に関する
ものである。
ス生成を高速に行なうことができる半導体装置に関する
ものである。
【0002】
【従来の技術】図3は従来の半導体装置のブロック図で
あり、マイクロROMアドレス生成部の構成を示したも
のである。
あり、マイクロROMアドレス生成部の構成を示したも
のである。
【0003】図3において、1は命令コード格納レジス
タである。2はアドレスデコード回路である。3はマイ
クロROMアドレスである。4はマイクロROMアドレ
ス格納レジスタである。5はマイクロROM出力格納レ
ジスタである。
タである。2はアドレスデコード回路である。3はマイ
クロROMアドレスである。4はマイクロROMアドレ
ス格納レジスタである。5はマイクロROM出力格納レ
ジスタである。
【0004】まず半導体装置に命令コードが供給される
と、命令コード格納レジスタ1に格納される。次のサイ
クルでアドレスデコード回路2が前記命令コードを解読
し、マイクロROMアドレス3を生成し、マイクロRO
Mアドレス格納レジスタ4に格納する。さらに次のサイ
クルで、前記生成されたマイクロROMアドレス3によ
るマイクロROM出力をマイクロROM出力格納レジス
タ5に格納する。以下順次アドレスデコード回路2によ
り生成されるマイクロROMアドレス3によりマイクロ
ROMが制御信号を出力する。
と、命令コード格納レジスタ1に格納される。次のサイ
クルでアドレスデコード回路2が前記命令コードを解読
し、マイクロROMアドレス3を生成し、マイクロRO
Mアドレス格納レジスタ4に格納する。さらに次のサイ
クルで、前記生成されたマイクロROMアドレス3によ
るマイクロROM出力をマイクロROM出力格納レジス
タ5に格納する。以下順次アドレスデコード回路2によ
り生成されるマイクロROMアドレス3によりマイクロ
ROMが制御信号を出力する。
【0005】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、マイクロROMアドレス生成時にアドレス
デコード回路を用いるため、アドレスデコード回路の規
模が半導体装置の規模に影響を及ぼす可能性があり、ま
たアドレスデコード回路が高速動作不可能な場合、半導
体装置の性能を劣化するという問題があった。
の構成では、マイクロROMアドレス生成時にアドレス
デコード回路を用いるため、アドレスデコード回路の規
模が半導体装置の規模に影響を及ぼす可能性があり、ま
たアドレスデコード回路が高速動作不可能な場合、半導
体装置の性能を劣化するという問題があった。
【0006】本発明は、前記従来の課題を解決するもの
で、回路規模削減とマイクロROMアドレス生成を高速
に行なうことができる半導体装置を提供することを目的
とする。
で、回路規模削減とマイクロROMアドレス生成を高速
に行なうことができる半導体装置を提供することを目的
とする。
【0007】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、以下のような構成を有
している。すなわち、一部がマイクロROMのアドレス
となっている命令コードを供給する命令コード格納レジ
スタと、マイクロROMアドレスを前記命令コード格納
レジスタの前記命令コードから切り出して格納するマイ
クロROMアドレス格納レジスタと、前記マイクロRO
Mアドレス格納レジスタからのマイクロROMアドレス
を格納するマイクロROMアドレス格納レジスタと、前
記マイクロROMアドレス格納レジスタからのマイクロ
ROMアドレスによるマイクロROM出力を格納し、マ
イクロROMの制御信号を出力するマイクロROM出力
格納レジスタとを備えたことを特徴とする。また一部が
マイクロROMのアドレスとなっている命令コードを供
給する命令コード格納レジスタと、マイクロROMアド
レスを前記命令コード格納レジスタの前記命令コードか
ら切り出して格納するマイクロROMアドレス格納レジ
スタと、前記マイクロROMアドレス格納レジスタから
のマイクロROMアドレスを格納するマイクロROMア
ドレス格納レジスタと、前記マイクロROMアドレス格
納レジスタからのマイクロROMアドレスによるマイク
ロROM出力を格納し、マイクロROMの制御信号を出
力するマイクロROM出力格納レジスタとを備え、1命
令コードに対して複数のマイクロROM出力が必要なと
きはマイクロROMアドレスをインクリメントするイン
クリメンタ回路と、前記インクリメンタ回路のインクリ
メントアドレスを選択するセレクタとを備えたことを特
徴とする。
るために本発明の半導体装置は、以下のような構成を有
している。すなわち、一部がマイクロROMのアドレス
となっている命令コードを供給する命令コード格納レジ
スタと、マイクロROMアドレスを前記命令コード格納
レジスタの前記命令コードから切り出して格納するマイ
クロROMアドレス格納レジスタと、前記マイクロRO
Mアドレス格納レジスタからのマイクロROMアドレス
を格納するマイクロROMアドレス格納レジスタと、前
記マイクロROMアドレス格納レジスタからのマイクロ
ROMアドレスによるマイクロROM出力を格納し、マ
イクロROMの制御信号を出力するマイクロROM出力
格納レジスタとを備えたことを特徴とする。また一部が
マイクロROMのアドレスとなっている命令コードを供
給する命令コード格納レジスタと、マイクロROMアド
レスを前記命令コード格納レジスタの前記命令コードか
ら切り出して格納するマイクロROMアドレス格納レジ
スタと、前記マイクロROMアドレス格納レジスタから
のマイクロROMアドレスを格納するマイクロROMア
ドレス格納レジスタと、前記マイクロROMアドレス格
納レジスタからのマイクロROMアドレスによるマイク
ロROM出力を格納し、マイクロROMの制御信号を出
力するマイクロROM出力格納レジスタとを備え、1命
令コードに対して複数のマイクロROM出力が必要なと
きはマイクロROMアドレスをインクリメントするイン
クリメンタ回路と、前記インクリメンタ回路のインクリ
メントアドレスを選択するセレクタとを備えたことを特
徴とする。
【0008】
【作用】本発明は前記構成により、命令コードの一部が
マイクロROMのアドレスに割り当てられているため
に、アドレスデコード回路を必要とせず、回路規模の削
減とマイクロROMアドレスの生成とを高速に行なうこ
とができる。
マイクロROMのアドレスに割り当てられているため
に、アドレスデコード回路を必要とせず、回路規模の削
減とマイクロROMアドレスの生成とを高速に行なうこ
とができる。
【0009】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【0010】図1は本発明の第1の実施例における半導
体装置のブロック図である。図1において、1は命令コ
ード格納レジスタである。4はマイクロROMアドレス
格納レジスタである。5はマイクロROM出力格納レジ
スタである。6は命令コードの一部に割り当てられたマ
イクロROMアドレス格納レジスタである。
体装置のブロック図である。図1において、1は命令コ
ード格納レジスタである。4はマイクロROMアドレス
格納レジスタである。5はマイクロROM出力格納レジ
スタである。6は命令コードの一部に割り当てられたマ
イクロROMアドレス格納レジスタである。
【0011】まず、半導体装置の命令コード格納レジス
タ1に命令コードが供給されると、それらの一部がマイ
クロROMアドレスとして割り当てられているために、
ただちに前記マイクロROMアドレスが前記命令コード
から切り出されて、マイクロROMアドレス格納レジス
タ6に格納される。すなわち前記マイクロROMアドレ
ス格納レジスタ6に格納された前記命令コードの供給が
マイクロROMアドレス生成となり、従来より1サイク
ル早く前記マイクロROMアドレスをマイクロROMア
ドレス格納レジスタ4に格納することができる。前記構
成により、従来のようにアドレスデコード回路を必要と
しないため、回路規模の削減を図ることができる。次の
サイクルでマイクロROMアドレスによるマイクロRO
M出力を、マイクロROM出力格納レジスタ5に格納
し、以下、順次命令コードより切り出されるマイクロR
OMアドレスによりマイクロROMが制御信号を出力す
る。
タ1に命令コードが供給されると、それらの一部がマイ
クロROMアドレスとして割り当てられているために、
ただちに前記マイクロROMアドレスが前記命令コード
から切り出されて、マイクロROMアドレス格納レジス
タ6に格納される。すなわち前記マイクロROMアドレ
ス格納レジスタ6に格納された前記命令コードの供給が
マイクロROMアドレス生成となり、従来より1サイク
ル早く前記マイクロROMアドレスをマイクロROMア
ドレス格納レジスタ4に格納することができる。前記構
成により、従来のようにアドレスデコード回路を必要と
しないため、回路規模の削減を図ることができる。次の
サイクルでマイクロROMアドレスによるマイクロRO
M出力を、マイクロROM出力格納レジスタ5に格納
し、以下、順次命令コードより切り出されるマイクロR
OMアドレスによりマイクロROMが制御信号を出力す
る。
【0012】以上のように本実施例によれば、命令コー
ドの一部にマイクロROMアドレスを割り当てることに
より、マイクロROMを内蔵する半導体装置の回路規模
の削減とマイクロROMアドレスの高速生成を行なうこ
とができる。
ドの一部にマイクロROMアドレスを割り当てることに
より、マイクロROMを内蔵する半導体装置の回路規模
の削減とマイクロROMアドレスの高速生成を行なうこ
とができる。
【0013】次に、本発明の第2の実施例について、図
面を参照しながら説明する。図2は本発明の第2の実施
例における半導体装置のブロック図である。図2におい
て、1は命令コード格納レジスタである。4はマイクロ
ROMアドレス格納レジスタである。5はマイクロRO
M出力格納レジスタである。6は命令コードの一部に割
り当てられたマイクロROMアドレス格納レジスタであ
る。7はインクリメンタ回路である。8は二入力セレク
タである。
面を参照しながら説明する。図2は本発明の第2の実施
例における半導体装置のブロック図である。図2におい
て、1は命令コード格納レジスタである。4はマイクロ
ROMアドレス格納レジスタである。5はマイクロRO
M出力格納レジスタである。6は命令コードの一部に割
り当てられたマイクロROMアドレス格納レジスタであ
る。7はインクリメンタ回路である。8は二入力セレク
タである。
【0014】まず、半導体装置の命令コード格納レジス
タ1に命令コードが供給されると、それらの一部がマイ
クロROMアドレスとして割り当てられているために、
ただちに前記マイクロROMアドレスが前記命令コード
から切り出されて、マイクロROMアドレス格納レジス
タ6に格納される。すなわち前記マイクロROMアドレ
ス格納レジスタ6に格納された前記命令コードの供給が
マイクロROMアドレス生成となり、従来より1サイク
ル早く前記マイクロROMアドレスをマイクロROMア
ドレス格納レジスタ4に格納することができる。次のサ
イクルでマイクロROMアドレスによるマイクロROM
出力を、マイクロROM出力格納レジスタ5に格納す
る。前記構成により、アドレスデコード回路を必要とし
ないため、回路規模の削減を図ることができる。
タ1に命令コードが供給されると、それらの一部がマイ
クロROMアドレスとして割り当てられているために、
ただちに前記マイクロROMアドレスが前記命令コード
から切り出されて、マイクロROMアドレス格納レジス
タ6に格納される。すなわち前記マイクロROMアドレ
ス格納レジスタ6に格納された前記命令コードの供給が
マイクロROMアドレス生成となり、従来より1サイク
ル早く前記マイクロROMアドレスをマイクロROMア
ドレス格納レジスタ4に格納することができる。次のサ
イクルでマイクロROMアドレスによるマイクロROM
出力を、マイクロROM出力格納レジスタ5に格納す
る。前記構成により、アドレスデコード回路を必要とし
ないため、回路規模の削減を図ることができる。
【0015】次にマイクロROM出力による制御がシー
ケンスをもつ場合、即ち1命令コードに対して複数のマ
イクロROM出力が必要なときは、インクリメンタ回路
7が前記マイクロROMアドレスをインクリメントし、
二入力セレクタ8によりインクリメントアドレスを選択
し、複数のマイクロROM出力を行なうことができる。
ケンスをもつ場合、即ち1命令コードに対して複数のマ
イクロROM出力が必要なときは、インクリメンタ回路
7が前記マイクロROMアドレスをインクリメントし、
二入力セレクタ8によりインクリメントアドレスを選択
し、複数のマイクロROM出力を行なうことができる。
【0016】以上のように本実施例によれば、命令コー
ドの一部にマイクロROMアドレスを割り当て、マイク
ロROMアドレスのインクリメンタ回路7と、命令コー
ドから切り出されたマイクロROMアドレスとインクリ
メントマイクロROMアドレスの何れかを選択する二入
力セレクタ8とを設けることにより、マイクロROMシ
ーケンスを有する半導体装置の回路規模の削減とマイク
ロROMアドレスの高速生成を行なうことができる。
ドの一部にマイクロROMアドレスを割り当て、マイク
ロROMアドレスのインクリメンタ回路7と、命令コー
ドから切り出されたマイクロROMアドレスとインクリ
メントマイクロROMアドレスの何れかを選択する二入
力セレクタ8とを設けることにより、マイクロROMシ
ーケンスを有する半導体装置の回路規模の削減とマイク
ロROMアドレスの高速生成を行なうことができる。
【0017】
【発明の効果】本発明によれば、命令コードの一部にマ
イクロROMアドレスを割り当てることにより、マイク
ロROMを内蔵する半導体装置の回路規模の削減とマイ
クロROMアドレスの高速生成を行なうことができる。
また命令コードの一部にマイクロROMアドレスを割り
当て、マイクロROMアドレスのインクリメンタ回路
と、命令コードから切り出されたアドレスとインクリメ
ントアドレスとマイクロROM出力の何れかを選択する
二入力セレクタとを設けることにより、多段マイクロR
OMシーケンスを有する半導体装置の回路規模の削減と
マイクロROMアドレスの高速生成を行なうことができ
る。
イクロROMアドレスを割り当てることにより、マイク
ロROMを内蔵する半導体装置の回路規模の削減とマイ
クロROMアドレスの高速生成を行なうことができる。
また命令コードの一部にマイクロROMアドレスを割り
当て、マイクロROMアドレスのインクリメンタ回路
と、命令コードから切り出されたアドレスとインクリメ
ントアドレスとマイクロROM出力の何れかを選択する
二入力セレクタとを設けることにより、多段マイクロR
OMシーケンスを有する半導体装置の回路規模の削減と
マイクロROMアドレスの高速生成を行なうことができ
る。
【図1】本発明の第1の実施例に係る半導体装置のブロ
ック図
ック図
【図2】本発明の第2の実施例の半導体装置のブロック
図
図
【図3】従来の半導体装置のブロック図
1 命令コード格納レジスタ 2 アドレスデコード回路 3 マイクロROMアドレス 4 マイクロROMアドレス格納レジスタ 5 マイクロROM出力格納レジスタ 6 マイクロROMアドレス格納レジスタ 7 インクリメンタ回路 8 二入力セレクタ
Claims (2)
- 【請求項1】一部がマイクロROMのアドレスとなって
いる命令コードを供給する命令コード格納レジスタと、
マイクロROMアドレスを前記命令コード格納レジスタ
の前記命令コードから切り出して格納するマイクロRO
Mアドレス格納レジスタと、前記マイクロROMアドレ
ス格納レジスタからのマイクロROMアドレスを格納す
るマイクロROMアドレス格納レジスタと、前記マイク
ロROMアドレス格納レジスタからのマイクロROMア
ドレスによるマイクロROM出力を格納し、マイクロR
OMの制御信号を出力するマイクロROM出力格納レジ
スタとを備えたことを特徴とする半導体装置。 - 【請求項2】一部がマイクロROMのアドレスとなって
いる命令コードを供給する命令コード格納レジスタと、
マイクロROMアドレスを前記命令コード格納レジスタ
の前記命令コードから切り出して格納するマイクロRO
Mアドレス格納レジスタと、前記マイクロROMアドレ
ス格納レジスタからのマイクロROMアドレスを格納す
るマイクロROMアドレス格納レジスタと、前記マイク
ロROMアドレス格納レジスタからのマイクロROMア
ドレスによるマイクロROM出力を格納し、マイクロR
OMの制御信号を出力するマイクロROM出力格納レジ
スタとを備え、1命令コードに対して複数のマイクロR
OM出力が必要なときはマイクロROMアドレスをイン
クリメントするインクリメンタ回路と、前記インクリメ
ンタ回路のインクリメントアドレスを選択するセレクタ
とを備え、複数のマイクロROM出力を行なうことを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15194393A JPH0713756A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15194393A JPH0713756A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0713756A true JPH0713756A (ja) | 1995-01-17 |
Family
ID=15529606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15194393A Pending JPH0713756A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0713756A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635131B2 (en) | 2004-10-29 | 2009-12-22 | Sega Corporation | Prize acquiring game apparatus |
US7731199B2 (en) | 2004-10-29 | 2010-06-08 | Kabushiki Kaisha Sega | Prize acquisition game apparatus |
US8603373B2 (en) | 2010-11-04 | 2013-12-10 | Ricoh Company, Ltd. | Method for producing particles, method for producing toner, and apparatus for producing particles |
-
1993
- 1993-06-23 JP JP15194393A patent/JPH0713756A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635131B2 (en) | 2004-10-29 | 2009-12-22 | Sega Corporation | Prize acquiring game apparatus |
US7731199B2 (en) | 2004-10-29 | 2010-06-08 | Kabushiki Kaisha Sega | Prize acquisition game apparatus |
US8603373B2 (en) | 2010-11-04 | 2013-12-10 | Ricoh Company, Ltd. | Method for producing particles, method for producing toner, and apparatus for producing particles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6098087A (en) | Method and apparatus for performing shift operations on packed data | |
JPH08106375A (ja) | 信号処理演算器 | |
KR930018368A (ko) | 롬(rom) 용량을 저감한 데이타 프로세서 | |
US5964861A (en) | Method for writing a program to control processors using any instructions selected from original instructions and defining the instructions used as a new instruction set | |
EP0945783A2 (en) | Variable length register device | |
JPH0713756A (ja) | 半導体装置 | |
JPH0844620A (ja) | マスク発生に関する改良 | |
JPS60233741A (ja) | デジタル・パタ−ン発生器 | |
US6992948B2 (en) | Memory device having address generating circuit using phase adjustment by sampling divided clock to generate address signal of several bits having one bit changed in sequential order | |
KR980010783A (ko) | 마이크로 콘트롤러의 어드레스 재설정 회로 | |
JPH1091430A (ja) | 命令解読装置 | |
JPS6148174B2 (ja) | ||
US6081869A (en) | Bit-field peripheral | |
US6038659A (en) | Method for using read-only memory to generate controls for microprocessor | |
JPH11161490A (ja) | 命令実行サイクル可変回路 | |
KR100488536B1 (ko) | 마이크로프로세서제어회로 | |
JPH0721017A (ja) | 半導体装置 | |
KR100207651B1 (ko) | 메모리 엑세스 장치 | |
JPH0375932A (ja) | 数値演算処理装置 | |
JPS59144930A (ja) | マイクロコンピユ−タ | |
JPH05165717A (ja) | データ処理装置 | |
JP2001229075A (ja) | バイエンディアン複数命令長実行方法 | |
JPH05143326A (ja) | バンク処理装置 | |
JPH06149570A (ja) | 命令制御装置 | |
JPH01175632A (ja) | マイクロプログラム制御装置 |