JPH0713756A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0713756A JPH0713756A JP15194393A JP15194393A JPH0713756A JP H0713756 A JPH0713756 A JP H0713756A JP 15194393 A JP15194393 A JP 15194393A JP 15194393 A JP15194393 A JP 15194393A JP H0713756 A JPH0713756 A JP H0713756A
- Authority
- JP
- Japan
- Prior art keywords
- micro
- micro rom
- address
- storage register
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路規模の削減とマイクロＲＯＭアドレス生
成を高速に行なう。 【構成】 半導体装置の命令コード格納レジスタ１に命
令コードが供給されると一部がマイクロＲＯＭアドレス
として割り当てられているために、ただちにマイクロＲ
ＯＭアドレスがマイクロＲＯＭアドレス格納レジスタ６
に格納され、従来より１サイクル早くマイクロＲＯＭア
ドレスをマイクロＲＯＭアドレス格納レジスタ４に格納
する。そして、マイクロＲＯＭ出力をマイクロＲＯＭ出
力格納レジスタ５に格納し、以下、順次命令コードより
切り出されるマイクロＲＯＭアドレスによりマイクロＲ
ＯＭが制御信号を出力する。
成を高速に行なう。 【構成】 半導体装置の命令コード格納レジスタ１に命
令コードが供給されると一部がマイクロＲＯＭアドレス
として割り当てられているために、ただちにマイクロＲ
ＯＭアドレスがマイクロＲＯＭアドレス格納レジスタ６
に格納され、従来より１サイクル早くマイクロＲＯＭア
ドレスをマイクロＲＯＭアドレス格納レジスタ４に格納
する。そして、マイクロＲＯＭ出力をマイクロＲＯＭ出
力格納レジスタ５に格納し、以下、順次命令コードより
切り出されるマイクロＲＯＭアドレスによりマイクロＲ
ＯＭが制御信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロＲＯＭアドレ
ス生成を高速に行なうことができる半導体装置に関する
ものである。
ス生成を高速に行なうことができる半導体装置に関する
ものである。
【０００２】
【従来の技術】図３は従来の半導体装置のブロック図で
あり、マイクロＲＯＭアドレス生成部の構成を示したも
のである。
あり、マイクロＲＯＭアドレス生成部の構成を示したも
のである。
【０００３】図３において、１は命令コード格納レジス
タである。２はアドレスデコード回路である。３はマイ
クロＲＯＭアドレスである。４はマイクロＲＯＭアドレ
ス格納レジスタである。５はマイクロＲＯＭ出力格納レ
ジスタである。
タである。２はアドレスデコード回路である。３はマイ
クロＲＯＭアドレスである。４はマイクロＲＯＭアドレ
ス格納レジスタである。５はマイクロＲＯＭ出力格納レ
ジスタである。
【０００４】まず半導体装置に命令コードが供給される
と、命令コード格納レジスタ１に格納される。次のサイ
クルでアドレスデコード回路２が前記命令コードを解読
し、マイクロＲＯＭアドレス３を生成し、マイクロＲＯ
Ｍアドレス格納レジスタ４に格納する。さらに次のサイ
クルで、前記生成されたマイクロＲＯＭアドレス３によ
るマイクロＲＯＭ出力をマイクロＲＯＭ出力格納レジス
タ５に格納する。以下順次アドレスデコード回路２によ
り生成されるマイクロＲＯＭアドレス３によりマイクロ
ＲＯＭが制御信号を出力する。
と、命令コード格納レジスタ１に格納される。次のサイ
クルでアドレスデコード回路２が前記命令コードを解読
し、マイクロＲＯＭアドレス３を生成し、マイクロＲＯ
Ｍアドレス格納レジスタ４に格納する。さらに次のサイ
クルで、前記生成されたマイクロＲＯＭアドレス３によ
るマイクロＲＯＭ出力をマイクロＲＯＭ出力格納レジス
タ５に格納する。以下順次アドレスデコード回路２によ
り生成されるマイクロＲＯＭアドレス３によりマイクロ
ＲＯＭが制御信号を出力する。
【０００５】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、マイクロＲＯＭアドレス生成時にアドレス
デコード回路を用いるため、アドレスデコード回路の規
模が半導体装置の規模に影響を及ぼす可能性があり、ま
たアドレスデコード回路が高速動作不可能な場合、半導
体装置の性能を劣化するという問題があった。
の構成では、マイクロＲＯＭアドレス生成時にアドレス
デコード回路を用いるため、アドレスデコード回路の規
模が半導体装置の規模に影響を及ぼす可能性があり、ま
たアドレスデコード回路が高速動作不可能な場合、半導
体装置の性能を劣化するという問題があった。
【０００６】本発明は、前記従来の課題を解決するもの
で、回路規模削減とマイクロＲＯＭアドレス生成を高速
に行なうことができる半導体装置を提供することを目的
とする。
で、回路規模削減とマイクロＲＯＭアドレス生成を高速
に行なうことができる半導体装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、以下のような構成を有
している。すなわち、一部がマイクロＲＯＭのアドレス
となっている命令コードを供給する命令コード格納レジ
スタと、マイクロＲＯＭアドレスを前記命令コード格納
レジスタの前記命令コードから切り出して格納するマイ
クロＲＯＭアドレス格納レジスタと、前記マイクロＲＯ
Ｍアドレス格納レジスタからのマイクロＲＯＭアドレス
を格納するマイクロＲＯＭアドレス格納レジスタと、前
記マイクロＲＯＭアドレス格納レジスタからのマイクロ
ＲＯＭアドレスによるマイクロＲＯＭ出力を格納し、マ
イクロＲＯＭの制御信号を出力するマイクロＲＯＭ出力
格納レジスタとを備えたことを特徴とする。また一部が
マイクロＲＯＭのアドレスとなっている命令コードを供
給する命令コード格納レジスタと、マイクロＲＯＭアド
レスを前記命令コード格納レジスタの前記命令コードか
ら切り出して格納するマイクロＲＯＭアドレス格納レジ
スタと、前記マイクロＲＯＭアドレス格納レジスタから
のマイクロＲＯＭアドレスを格納するマイクロＲＯＭア
ドレス格納レジスタと、前記マイクロＲＯＭアドレス格
納レジスタからのマイクロＲＯＭアドレスによるマイク
ロＲＯＭ出力を格納し、マイクロＲＯＭの制御信号を出
力するマイクロＲＯＭ出力格納レジスタとを備え、１命
令コードに対して複数のマイクロＲＯＭ出力が必要なと
きはマイクロＲＯＭアドレスをインクリメントするイン
クリメンタ回路と、前記インクリメンタ回路のインクリ
メントアドレスを選択するセレクタとを備えたことを特
徴とする。
るために本発明の半導体装置は、以下のような構成を有
している。すなわち、一部がマイクロＲＯＭのアドレス
となっている命令コードを供給する命令コード格納レジ
スタと、マイクロＲＯＭアドレスを前記命令コード格納
レジスタの前記命令コードから切り出して格納するマイ
クロＲＯＭアドレス格納レジスタと、前記マイクロＲＯ
Ｍアドレス格納レジスタからのマイクロＲＯＭアドレス
を格納するマイクロＲＯＭアドレス格納レジスタと、前
記マイクロＲＯＭアドレス格納レジスタからのマイクロ
ＲＯＭアドレスによるマイクロＲＯＭ出力を格納し、マ
イクロＲＯＭの制御信号を出力するマイクロＲＯＭ出力
格納レジスタとを備えたことを特徴とする。また一部が
マイクロＲＯＭのアドレスとなっている命令コードを供
給する命令コード格納レジスタと、マイクロＲＯＭアド
レスを前記命令コード格納レジスタの前記命令コードか
ら切り出して格納するマイクロＲＯＭアドレス格納レジ
スタと、前記マイクロＲＯＭアドレス格納レジスタから
のマイクロＲＯＭアドレスを格納するマイクロＲＯＭア
ドレス格納レジスタと、前記マイクロＲＯＭアドレス格
納レジスタからのマイクロＲＯＭアドレスによるマイク
ロＲＯＭ出力を格納し、マイクロＲＯＭの制御信号を出
力するマイクロＲＯＭ出力格納レジスタとを備え、１命
令コードに対して複数のマイクロＲＯＭ出力が必要なと
きはマイクロＲＯＭアドレスをインクリメントするイン
クリメンタ回路と、前記インクリメンタ回路のインクリ
メントアドレスを選択するセレクタとを備えたことを特
徴とする。
【０００８】
【作用】本発明は前記構成により、命令コードの一部が
マイクロＲＯＭのアドレスに割り当てられているため
に、アドレスデコード回路を必要とせず、回路規模の削
減とマイクロＲＯＭアドレスの生成とを高速に行なうこ
とができる。
マイクロＲＯＭのアドレスに割り当てられているため
に、アドレスデコード回路を必要とせず、回路規模の削
減とマイクロＲＯＭアドレスの生成とを高速に行なうこ
とができる。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１０】図１は本発明の第１の実施例における半導
体装置のブロック図である。図１において、１は命令コ
ード格納レジスタである。４はマイクロＲＯＭアドレス
格納レジスタである。５はマイクロＲＯＭ出力格納レジ
スタである。６は命令コードの一部に割り当てられたマ
イクロＲＯＭアドレス格納レジスタである。
体装置のブロック図である。図１において、１は命令コ
ード格納レジスタである。４はマイクロＲＯＭアドレス
格納レジスタである。５はマイクロＲＯＭ出力格納レジ
スタである。６は命令コードの一部に割り当てられたマ
イクロＲＯＭアドレス格納レジスタである。
【００１１】まず、半導体装置の命令コード格納レジス
タ１に命令コードが供給されると、それらの一部がマイ
クロＲＯＭアドレスとして割り当てられているために、
ただちに前記マイクロＲＯＭアドレスが前記命令コード
から切り出されて、マイクロＲＯＭアドレス格納レジス
タ６に格納される。すなわち前記マイクロＲＯＭアドレ
ス格納レジスタ６に格納された前記命令コードの供給が
マイクロＲＯＭアドレス生成となり、従来より１サイク
ル早く前記マイクロＲＯＭアドレスをマイクロＲＯＭア
ドレス格納レジスタ４に格納することができる。前記構
成により、従来のようにアドレスデコード回路を必要と
しないため、回路規模の削減を図ることができる。次の
サイクルでマイクロＲＯＭアドレスによるマイクロＲＯ
Ｍ出力を、マイクロＲＯＭ出力格納レジスタ５に格納
し、以下、順次命令コードより切り出されるマイクロＲ
ＯＭアドレスによりマイクロＲＯＭが制御信号を出力す
る。
タ１に命令コードが供給されると、それらの一部がマイ
クロＲＯＭアドレスとして割り当てられているために、
ただちに前記マイクロＲＯＭアドレスが前記命令コード
から切り出されて、マイクロＲＯＭアドレス格納レジス
タ６に格納される。すなわち前記マイクロＲＯＭアドレ
ス格納レジスタ６に格納された前記命令コードの供給が
マイクロＲＯＭアドレス生成となり、従来より１サイク
ル早く前記マイクロＲＯＭアドレスをマイクロＲＯＭア
ドレス格納レジスタ４に格納することができる。前記構
成により、従来のようにアドレスデコード回路を必要と
しないため、回路規模の削減を図ることができる。次の
サイクルでマイクロＲＯＭアドレスによるマイクロＲＯ
Ｍ出力を、マイクロＲＯＭ出力格納レジスタ５に格納
し、以下、順次命令コードより切り出されるマイクロＲ
ＯＭアドレスによりマイクロＲＯＭが制御信号を出力す
る。
【００１２】以上のように本実施例によれば、命令コー
ドの一部にマイクロＲＯＭアドレスを割り当てることに
より、マイクロＲＯＭを内蔵する半導体装置の回路規模
の削減とマイクロＲＯＭアドレスの高速生成を行なうこ
とができる。
ドの一部にマイクロＲＯＭアドレスを割り当てることに
より、マイクロＲＯＭを内蔵する半導体装置の回路規模
の削減とマイクロＲＯＭアドレスの高速生成を行なうこ
とができる。
【００１３】次に、本発明の第２の実施例について、図
面を参照しながら説明する。図２は本発明の第２の実施
例における半導体装置のブロック図である。図２におい
て、１は命令コード格納レジスタである。４はマイクロ
ＲＯＭアドレス格納レジスタである。５はマイクロＲＯ
Ｍ出力格納レジスタである。６は命令コードの一部に割
り当てられたマイクロＲＯＭアドレス格納レジスタであ
る。７はインクリメンタ回路である。８は二入力セレク
タである。
面を参照しながら説明する。図２は本発明の第２の実施
例における半導体装置のブロック図である。図２におい
て、１は命令コード格納レジスタである。４はマイクロ
ＲＯＭアドレス格納レジスタである。５はマイクロＲＯ
Ｍ出力格納レジスタである。６は命令コードの一部に割
り当てられたマイクロＲＯＭアドレス格納レジスタであ
る。７はインクリメンタ回路である。８は二入力セレク
タである。
【００１４】まず、半導体装置の命令コード格納レジス
タ１に命令コードが供給されると、それらの一部がマイ
クロＲＯＭアドレスとして割り当てられているために、
ただちに前記マイクロＲＯＭアドレスが前記命令コード
から切り出されて、マイクロＲＯＭアドレス格納レジス
タ６に格納される。すなわち前記マイクロＲＯＭアドレ
ス格納レジスタ６に格納された前記命令コードの供給が
マイクロＲＯＭアドレス生成となり、従来より１サイク
ル早く前記マイクロＲＯＭアドレスをマイクロＲＯＭア
ドレス格納レジスタ４に格納することができる。次のサ
イクルでマイクロＲＯＭアドレスによるマイクロＲＯＭ
出力を、マイクロＲＯＭ出力格納レジスタ５に格納す
る。前記構成により、アドレスデコード回路を必要とし
ないため、回路規模の削減を図ることができる。
タ１に命令コードが供給されると、それらの一部がマイ
クロＲＯＭアドレスとして割り当てられているために、
ただちに前記マイクロＲＯＭアドレスが前記命令コード
から切り出されて、マイクロＲＯＭアドレス格納レジス
タ６に格納される。すなわち前記マイクロＲＯＭアドレ
ス格納レジスタ６に格納された前記命令コードの供給が
マイクロＲＯＭアドレス生成となり、従来より１サイク
ル早く前記マイクロＲＯＭアドレスをマイクロＲＯＭア
ドレス格納レジスタ４に格納することができる。次のサ
イクルでマイクロＲＯＭアドレスによるマイクロＲＯＭ
出力を、マイクロＲＯＭ出力格納レジスタ５に格納す
る。前記構成により、アドレスデコード回路を必要とし
ないため、回路規模の削減を図ることができる。
【００１５】次にマイクロＲＯＭ出力による制御がシー
ケンスをもつ場合、即ち１命令コードに対して複数のマ
イクロＲＯＭ出力が必要なときは、インクリメンタ回路
７が前記マイクロＲＯＭアドレスをインクリメントし、
二入力セレクタ８によりインクリメントアドレスを選択
し、複数のマイクロＲＯＭ出力を行なうことができる。
ケンスをもつ場合、即ち１命令コードに対して複数のマ
イクロＲＯＭ出力が必要なときは、インクリメンタ回路
７が前記マイクロＲＯＭアドレスをインクリメントし、
二入力セレクタ８によりインクリメントアドレスを選択
し、複数のマイクロＲＯＭ出力を行なうことができる。
【００１６】以上のように本実施例によれば、命令コー
ドの一部にマイクロＲＯＭアドレスを割り当て、マイク
ロＲＯＭアドレスのインクリメンタ回路７と、命令コー
ドから切り出されたマイクロＲＯＭアドレスとインクリ
メントマイクロＲＯＭアドレスの何れかを選択する二入
力セレクタ８とを設けることにより、マイクロＲＯＭシ
ーケンスを有する半導体装置の回路規模の削減とマイク
ロＲＯＭアドレスの高速生成を行なうことができる。
ドの一部にマイクロＲＯＭアドレスを割り当て、マイク
ロＲＯＭアドレスのインクリメンタ回路７と、命令コー
ドから切り出されたマイクロＲＯＭアドレスとインクリ
メントマイクロＲＯＭアドレスの何れかを選択する二入
力セレクタ８とを設けることにより、マイクロＲＯＭシ
ーケンスを有する半導体装置の回路規模の削減とマイク
ロＲＯＭアドレスの高速生成を行なうことができる。
【００１７】
【発明の効果】本発明によれば、命令コードの一部にマ
イクロＲＯＭアドレスを割り当てることにより、マイク
ロＲＯＭを内蔵する半導体装置の回路規模の削減とマイ
クロＲＯＭアドレスの高速生成を行なうことができる。
また命令コードの一部にマイクロＲＯＭアドレスを割り
当て、マイクロＲＯＭアドレスのインクリメンタ回路
と、命令コードから切り出されたアドレスとインクリメ
ントアドレスとマイクロＲＯＭ出力の何れかを選択する
二入力セレクタとを設けることにより、多段マイクロＲ
ＯＭシーケンスを有する半導体装置の回路規模の削減と
マイクロＲＯＭアドレスの高速生成を行なうことができ
る。
イクロＲＯＭアドレスを割り当てることにより、マイク
ロＲＯＭを内蔵する半導体装置の回路規模の削減とマイ
クロＲＯＭアドレスの高速生成を行なうことができる。
また命令コードの一部にマイクロＲＯＭアドレスを割り
当て、マイクロＲＯＭアドレスのインクリメンタ回路
と、命令コードから切り出されたアドレスとインクリメ
ントアドレスとマイクロＲＯＭ出力の何れかを選択する
二入力セレクタとを設けることにより、多段マイクロＲ
ＯＭシーケンスを有する半導体装置の回路規模の削減と
マイクロＲＯＭアドレスの高速生成を行なうことができ
る。
【図１】本発明の第１の実施例に係る半導体装置のブロ
ック図
ック図
【図２】本発明の第２の実施例の半導体装置のブロック
図
図
【図３】従来の半導体装置のブロック図
１ 命令コード格納レジスタ ２ アドレスデコード回路 ３ マイクロＲＯＭアドレス ４ マイクロＲＯＭアドレス格納レジスタ ５ マイクロＲＯＭ出力格納レジスタ ６ マイクロＲＯＭアドレス格納レジスタ ７ インクリメンタ回路 ８ 二入力セレクタ
Claims (2)
- 【請求項１】一部がマイクロＲＯＭのアドレスとなって
いる命令コードを供給する命令コード格納レジスタと、
マイクロＲＯＭアドレスを前記命令コード格納レジスタ
の前記命令コードから切り出して格納するマイクロＲＯ
Ｍアドレス格納レジスタと、前記マイクロＲＯＭアドレ
ス格納レジスタからのマイクロＲＯＭアドレスを格納す
るマイクロＲＯＭアドレス格納レジスタと、前記マイク
ロＲＯＭアドレス格納レジスタからのマイクロＲＯＭア
ドレスによるマイクロＲＯＭ出力を格納し、マイクロＲ
ＯＭの制御信号を出力するマイクロＲＯＭ出力格納レジ
スタとを備えたことを特徴とする半導体装置。 - 【請求項２】一部がマイクロＲＯＭのアドレスとなって
いる命令コードを供給する命令コード格納レジスタと、
マイクロＲＯＭアドレスを前記命令コード格納レジスタ
の前記命令コードから切り出して格納するマイクロＲＯ
Ｍアドレス格納レジスタと、前記マイクロＲＯＭアドレ
ス格納レジスタからのマイクロＲＯＭアドレスを格納す
るマイクロＲＯＭアドレス格納レジスタと、前記マイク
ロＲＯＭアドレス格納レジスタからのマイクロＲＯＭア
ドレスによるマイクロＲＯＭ出力を格納し、マイクロＲ
ＯＭの制御信号を出力するマイクロＲＯＭ出力格納レジ
スタとを備え、１命令コードに対して複数のマイクロＲ
ＯＭ出力が必要なときはマイクロＲＯＭアドレスをイン
クリメントするインクリメンタ回路と、前記インクリメ
ンタ回路のインクリメントアドレスを選択するセレクタ
とを備え、複数のマイクロＲＯＭ出力を行なうことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15194393A JPH0713756A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15194393A JPH0713756A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713756A true JPH0713756A (ja) | 1995-01-17 |
Family
ID=15529606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15194393A Pending JPH0713756A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713756A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7635131B2 (en) | 2004-10-29 | 2009-12-22 | Sega Corporation | Prize acquiring game apparatus |
| US7731199B2 (en) | 2004-10-29 | 2010-06-08 | Kabushiki Kaisha Sega | Prize acquisition game apparatus |
| US8603373B2 (en) | 2010-11-04 | 2013-12-10 | Ricoh Company, Ltd. | Method for producing particles, method for producing toner, and apparatus for producing particles |
-
1993
- 1993-06-23 JP JP15194393A patent/JPH0713756A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7635131B2 (en) | 2004-10-29 | 2009-12-22 | Sega Corporation | Prize acquiring game apparatus |
| US7731199B2 (en) | 2004-10-29 | 2010-06-08 | Kabushiki Kaisha Sega | Prize acquisition game apparatus |
| US8603373B2 (en) | 2010-11-04 | 2013-12-10 | Ricoh Company, Ltd. | Method for producing particles, method for producing toner, and apparatus for producing particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6098087A (en) | Method and apparatus for performing shift operations on packed data | |
| JPH08106375A (ja) | 信号処理演算器 | |
| JPS61122747A (ja) | デ−タ処理装置 | |
| US5964861A (en) | Method for writing a program to control processors using any instructions selected from original instructions and defining the instructions used as a new instruction set | |
| EP0945783A2 (en) | Variable length register device | |
| JPH0713756A (ja) | 半導体装置 | |
| JPH0844620A (ja) | マスク発生に関する改良 | |
| JPS60233741A (ja) | デジタル・パタ−ン発生器 | |
| US6992948B2 (en) | Memory device having address generating circuit using phase adjustment by sampling divided clock to generate address signal of several bits having one bit changed in sequential order | |
| KR980010783A (ko) | 마이크로 콘트롤러의 어드레스 재설정 회로 | |
| JPH1091430A (ja) | 命令解読装置 | |
| JP2006018411A (ja) | プロセッサ | |
| JPS6148174B2 (ja) | ||
| US6081869A (en) | Bit-field peripheral | |
| US6038659A (en) | Method for using read-only memory to generate controls for microprocessor | |
| JPH11161490A (ja) | 命令実行サイクル可変回路 | |
| KR100488536B1 (ko) | 마이크로프로세서제어회로 | |
| JPH0721017A (ja) | 半導体装置 | |
| KR100207651B1 (ko) | 메모리 엑세스 장치 | |
| JPH0375932A (ja) | 数値演算処理装置 | |
| JPS59144930A (ja) | マイクロコンピユ−タ | |
| JPH05165717A (ja) | データ処理装置 | |
| JP2001229075A (ja) | バイエンディアン複数命令長実行方法 | |
| JPH05143326A (ja) | バンク処理装置 | |
| JPH06149570A (ja) | 命令制御装置 |