JPH08106375A - 信号処理演算器 - Google Patents

信号処理演算器

Info

Publication number
JPH08106375A
JPH08106375A JP6263122A JP26312294A JPH08106375A JP H08106375 A JPH08106375 A JP H08106375A JP 6263122 A JP6263122 A JP 6263122A JP 26312294 A JP26312294 A JP 26312294A JP H08106375 A JPH08106375 A JP H08106375A
Authority
JP
Japan
Prior art keywords
circuit
signal
instruction
signal processing
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6263122A
Other languages
English (en)
Inventor
Yukio Kadowaki
幸男 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP6263122A priority Critical patent/JPH08106375A/ja
Priority to US08/536,134 priority patent/US5794067A/en
Publication of JPH08106375A publication Critical patent/JPH08106375A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7857—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) using interleaved memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Abstract

(57)【要約】 【目的】 コスト上昇を伴わずに、各種アプリケーショ
ンに対応可能な信号処理演算器を提供する。 【構成】 選択回路４４が内部信号５２、あるいは外部
信号５４に応じて所定の機能ブロック３４、３５、３
６、３７にイネーブル信号４６〜４９を出力する。これ
により、所定のアプリケーションに対応した機能ブロッ
クが選択され、ＤＳＰコア３２によって制御されるよう
になる。すなわち、選択回路４４によって選択された機
能ブロックのみが、ＤＳＰコア３２から出力されたデー
タやインストラクションを、データバス４０やインスト
ラクションバス４２を介して受信し、供給されたインス
トラクションに従った処理を実行する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、信号処理演算器に係
り、例えば、モデムや、シンセサイザー、カラオケ、音
源ボード等の音響機器、あるいは、各種圧縮・伸張機器
等に使用される信号処理演算器に関する。
【０００２】
【従来の技術】図７は、従来の信号処理演算器（ＤＳ
Ｐ）を表したものである。図７に示す従来の信号処理演
算器１０では、基本的な処理を行う構成要素として、メ
モリ１２、ＡＬＵ（演算回路）１４、ＳＣＵ（シーケン
スコントロール）１６、Ｉ／Ｏ１８がデータバス等のバ
スライン１９を介して接続されている。また、信号処理
演算器１０は、これらの基本的な構成回路の他に、アプ
リケーションに応じた特殊処理を行うための、例えば、
バレルシフタや正規化回路等の特殊機能回路２０を有し
ている。従来の信号処理演算器１０においては、前記各
回路１２、１４、１６、１８、２０を効率良く制御する
ため、各インストラクションが最適な組み合わせで作ら
れていた。
【０００３】
【発明が解決しようとする課題】従来では、信号処理演
算器が開発され提供されるときにその信号処理演算器の
構成要素（回路１２〜２０）が決定しており、また、そ
れらを制御するインストラクションも決定されている。
このため、ユーザーはこれらの決められた条件の中で、
使用可能なアプリケーションを選択しなければならなか
った。すなわち、従来の信号処理演算器は、種々のアプ
リケーションに適応することができなかった。ところ
で、一般に信号処理演算器を使用する場合、より短い時
間内により多くの処理を実行させることが最も重要とな
る。処理速度を速くする方法としては、より高速の信号
処理演算器を使用するか、または、処理内容が決まって
いるのならば、これをハードウエア化することが考えら
れる。
【０００４】前者は、高速処理化のためには簡単な方法
だが、高速信号処理演算器にかかるコストが大きくなる
ので、一般的には採用されない。一方後者の場合では、
処理のハードウエア化を一度行ってしまうと、これに応
じてアーキテクチャとインストラクションセットも決定
するので、ハード決定時に対象となっているアプリケー
ション以外には転用が困難になる。そのため、後者の方
法は、大量生産される場合以外にはあまり使用されてい
ない。従って、実際的には、前者と後者の中間的な位置
にある汎用信号処理演算器又はＡＳＳＰ（アプリケーシ
ョン依存型専用信号処理演算器）を使用している場合が
多い。しかし、これは各アプリケーションにおいて必ず
しもコスト的に最適な信号処理演算器が使用されている
とは言えず、上記コスト上の問題を解決するにいたって
いなかった。
【０００５】そこで、本発明は、コスト上昇を伴うハー
ドウエアの大幅な変更なしに、種々のアプリケーション
に適応することができる信号処理演算回路を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明で
は、乗加算やデータ転送、及びシーケンスコントロール
等の基本演算処理を行うと共に、各種データや命令信号
を出力する基本演算処理部と、この基本演算処理部と接
続されたデータバス等のデータ転送手段と、このデータ
転送手段を共有し、前記命令信号に対応した前記基本演
算処理以外の特殊処理をそれぞれ実行する複数の特殊機
能回路と、内部ステータス信号によって、１つまたは複
数の前記特殊機能回路を選択して、前記命令信号に対応
した特殊処理を実行可能にする回路選択手段とを信号処
理演算器に具備させて前記目的を達成する。請求項２記
載の発明では、請求項１記載の信号処理演算器におい
て、前記回路選択手段が、前記内部ステータス信号以外
に外部からの外部信号によっても前記特殊機能回路の選
択を行うことで前記目的を達成する。
【０００７】請求項３記載の発明では、請求項１記載の
信号処理演算器において、前記命令信号のインストラク
ションフィールドが、前記基本演算処理用のフィールド
と共に前記特殊機能回路を制御するための専用フィール
ドを備えたことで前記目的を達成する。請求項４記載の
発明では、請求項１記載の信号処理演算器において、前
記命令信号が、前記特殊機能回路を制御するための専用
命令であることで前記目的を達成する。請求項５記載の
発明では、プログラムによって内部回路を形成可能なプ
ログラマブル回路と、このプログラマブル回路の内部回
路をアプリケーションに合わせて自動合成する回路自動
合成手段と、乗加算やデータ転送、及びシーケンスコン
トロール等の基本演算処理を行うと共に、前記回路自動
合成手段によって内部回路が合成されたプログラマブル
回路を、所定のインストラクションによって制御する基
本演算処理部とを信号処理演算器に具備させて前記目的
を達成する。
【０００８】
【作用】請求項１記載の信号処理演算器では、基本演算
処理部が、乗加算やデータ転送、及びシーケンスコント
ロール等の基本演算処理を行うと共に、各種データや命
令信号を出力する。回路選択手段は、内部ステータス信
号によって、１つまたは複数の前記特殊機能回路を選択
して、前記命令信号に対応した特殊処理を実行可能にす
る。一方、各特殊機能回路には、基本演算処理部から出
力されたデータや命令信号等が、データ転送手段を介し
て供給される。そして、回路選択手段によって選択され
た特殊機能回路のみが、供給された命令信号に対応した
特殊処理を実行する。このとき、各特殊機能回路では、
命令信号は同一でも対応するインストラクションの内容
が異なるので、それぞれ異なる特殊処理が実行される。
請求項２記載の信号処理演算器では、回路選択手段が、
前記内部ステータス信号以外に外部からの外部信号によ
っても前記特殊機能回路の選択を行う。
【０００９】請求項３記載の信号処理演算器では、１つ
のインストラクションについて、基本演算処理部が前記
基本演算処理用のフィールドの命令に従って基本演算処
理を実行し、これと並行して、回路選択手段により選択
された特殊機能回路が、専用フィールドの命令に従って
特殊処理を実行する。請求項４記載の信号処理演算器で
は、回路選択手段により選択された特殊機能回路が、専
用命令に従って特殊処理を実行する。請求項５記載の信
号処理演算器では、回路自動合成手段が、プログラマブ
ル回路の内部回路をアプリケーションに合わせて自動合
成する。基本演算処理部は、乗加算やデータ転送、及び
シーケンスコントロール等の基本演算処理を行うと共
に、前記回路自動合成手段によって内部回路が合成され
たプログラマブル回路を、所定のインストラクションに
よって制御する。
【００１０】
【実施例】以下、本発明の信号処理演算器における一実
施例を図１ないし図６を参照して詳細に説明する。図１
は、本実施例による信号処理演算器の構成を表したもの
である。本実施例の信号処理演算器３０は、ＤＳＰコア
３２と、複数の機能ブロック３４、３５、３６、３７
と、機能ブロック３７に接続された外部メモリ３８とを
備えている。ＤＳＰコア３２は、処理に必要な加減算や
乗算、シーケンスコントロール等の基本演算処理を行う
ための構成要素として、メモリ３２１や、ＳＣＵ３２
２、及びＡＬＵ３２３を有している。
【００１１】一方各機能ブロック３４〜３７は、ＤＳＰ
コア３２で扱うのが困難な特殊処理を実行するためのハ
ードウエアであり、ＤＳＰコア３２とは、データバス４
０やインストラクションバス４２によって接続されてい
る。これら各機能ブロック３４〜３７は、それぞれ選択
回路４４と接続されており、この選択回路４４からイネ
ーブル信号４６〜４９が供給されることで、アプリケー
ションに応じて１つ又は複数個が同時に選択されるよう
になっている。選択された機能ブロックは、ＤＳＰコア
３２から供給された各種データやインストラクション
を、データバス４０やインストラクションバス４２を介
して受信するようになっている。すなわち、ＤＳＰコア
３２によって制御されることで、与えられたインストラ
クションに従ったデータの加工を行い、加工後のデータ
をＤＳＰコア３２に供給するようになっている。選択回
路４４は、ＤＳＰコア３２からの内部信号５２と、外部
から直接コントロールする場合に供給される外部信号５
４のいずれか一方に応じて、各イネーブル信号４６〜４
９を出力するようになっている。
【００１２】図２は、各機能ブロック３４、３５、３
６、３７の具体例を表したものである。この例では、各
機能ブロックとして、バレルシフタ３４、ピークホール
ド３５、正規化回路３６、アドレス発生器３７が使用さ
れ、それぞれデータバス４０、インストラクションバス
４２介してＤＳＰコア３２に接続されている。
【００１３】機能ブロック３４、３５、３６、３７は、
それぞれ、ＤＳＰコア３２とのデータ受け渡し用のデー
タレジスタ３４１、３５１、３６１、３７１と、ＤＳＰ
コア３２からの命令を保持するインストラクションレジ
スタ３４２、３５２、３６２、３７２を有している。ア
ドレス発生器３７は外部ＲＡＭ３８のアドレス発生とデ
ータアクセスをコントロールするようになっている。
【００１４】次に、このように構成された実施例の動作
について説明する。各機能ブロック３４、３５、３６、
３７を使用する時には、まず、アプリケーションに応じ
て必要な機能ブロックのみを選択する。すなわち、選択
回路４４が、ＤＳＰコア３２からの内部信号５２、ある
いは外部信号５４に基づいて、使用する機能ブロック３
４、３５、３６、３７にイネーブル信号４６〜４９を供
給し機能ブロックの選択を行う。
【００１５】例えば、アプリケーションとして音場制御
を考えた場合、大容量の外部ＲＡＭ３８のアドレッシン
グのみが必要となるので、その他の機能はほとんど使用
されない。従って、この場合には機能ブロック３７のみ
をイネーブルとし、この信号処理演算器３０では、あた
かも機能ブロック３７のみが存在するかのように処理が
行われる。機能ブロックの選択が終了したら、ＤＳＰコ
ア３２内部では、インストラクションにおける機能ブロ
ック制御用フィールドのデータがデコードされ、データ
とインストラクションがそれぞれデータバス４０やイン
ストラクションバス４２に出力される。
【００１６】一方、選択された機能ブロックでは、ＤＳ
Ｐコア３２からのデータやインストラクションをデータ
レジスタやインストラクションレジスタでラッチする。
そして、各機能ブロックは与えられたインストラクショ
ンに従って与えられたデータを加工する。加工が終了す
るとそのデータをデータレジスタに格納しておく。ＤＳ
Ｐコア３２は、各機能ブロックにおける処理が終わった
後で、加工済データをデータバス４０を通して取り込
み、処理を続ける。なお、機能ブロックの選択は、ＤＳ
Ｐコア３２内部のステータスフラグ等で行う。これは、
ソフトウエア開発時にアプリケーションに応じて機能ブ
ロックを使い分けてできるようにするためである。すな
わち、機能ブロックを多く使用すれば機能がアップし高
性能を実現できる反面、ハード量が多くなるためコスト
アップとなる。従って、低コストを優先させるアプリケ
ーションでは、機能ブロックをできるだけ使用しないこ
とにより、基本演算機能のみでソフトにより処理する。
【００１７】図３は、ＤＳＰコア３２から出力されるイ
ンストラクションのデータ構造の例を表したものであ
る。この例では、インストラクションフィールドとして
２０ビットを持ち、０〜３ビットは乗算制御６０、４〜
７ビットは加減算制御６２、８〜１１ビットはソース・
ディスティネーション指定６４、１２〜１５ビットはシ
ーケンスコントロール６６に割り当てられている。各機
能ブロック３４、３５、３６、３７を制御するための機
能ブロック制御用フィールド６８は１６〜１９ビットを
使用する。
【００１８】図４は、前述のように機能ブロック３７の
みが選択された場合に、機能ブロック３７用に割り振ら
れる機能ブロック制御用フィールド６８の例を表したも
のである。この例では、機能ブロック制御用フィールド
６８のデータが、図４に示すように、デジタル音場制御
を行うために必要な外部ＲＡＭ３８のアドレス制御を行
うための命令となっている。また、他のアプリケーショ
ンとして、音声データ圧縮・伸張を行う場合を考える
と、この場合、必要な機能ブロックは、バレルシフタ３
４、ピークホールド３５、正規化回路３６であるので、
ＤＳＰコア３２としてはこれらの機能ブロック３４、３
５、３６を選択するようにする。
【００１９】図５は、この場合の機能ブロック制御用フ
ィールド６８の例を表したものである。図５に示す例で
は、図４と同じフィールドを使用してまったく異なった
処理が実行されることを示している。すなわち、図５で
は、４ビットの機能ブロック制御用命令でバレルシフタ
制御、ピーク検出制御、正規化制御を行うようになって
いる。この例では機能ブロック制御用フィールド６８以
外のＤＳＰコア用基本演算制御フィールド７０の基本命
令を変えずに、ＤＳＰコア３２の機能を大幅に変更する
ことができる。
【００２０】以上説明したように、本実施例の信号処理
演算器３０では、インストラクションフィールド内に機
能ブロック制御用フィールド６８を持たせ、使用する機
能ブロック３４〜３７を各アプリケーション毎に適事切
り換えることで、数多くある信号処理のアプリケーショ
ン１つ１つに対応した専用ハードウエアを実現するよう
にしている。従って、ソフトウエアの変更を最小限にと
どめながら広範囲のアプリケーションに対応することが
可能になる。
【００２１】また、図４、５に示したように、１つの命
令にＤＳＰコア用基本演算制御フィールド７０と機能ブ
ロック制御用フィールド６８を設けているので、ＤＳＰ
コア３２での基本演算と機能ブロック３４、３５、３
６、３７での演算を並行処理することができる。更に、
本実施例では、機能ブロック制御用のインストラクショ
ンを各機能ブロック毎に独自に持つのではなく、１つの
インストラクションによって各機能ブロックの制御を共
通して行うことができるので、ソフトウエア再開発の手
間を極力少なくことができる。
【００２２】以上の実施例では、４つの機能ブロック３
４、３５、３６、３７が設けられていたが、機能ブロッ
クの数を増やしてもよい。機能ブロック数を増やすこと
で、より多くのアプリケーションに柔軟に対応すること
ができる。同時に、多くの機能ブロックを１チップに収
めたＬＳＩをデバッグ用として用意しておいてもよい。
これにより、それぞれのアプリケーションに応じて最適
なハード構成を選択でき、ソフト開発も可能となり、ア
ルゴリズム開発が完了した後、量産化する時は必要な機
能ブロックのみを取り込んだＬＳＩを簡単に実現できる
ようになる。従って、低コストでパフォーマンスの良い
専用ＤＳＰを短期間で開発可能となる。
【００２３】また、すべての機能ブロックを使用するよ
うなアプリケーションがあった場合、図４、５で示され
るように、機能ブロック制御用フィールド６８に制限が
あるため、すべてを同時に使用できないことが考えられ
る。従って、時分割処理によって使用する機能ブロック
を切り換えて使用してもよい。この場合、機能ブロック
選択を内部フラグでコントロールできれば、これらをす
べてソフトでコントロールできる。ところで、ソフト開
発が完了した段階で使用する機能ブロックを固定化し、
外部信号によって機能ブロックを選択できるようにして
もよい。この場合、パワーオンリセットによって、自動
的に機能ブロックが選択できるようになるので、ソフト
の簡略化ができる。
【００２４】また、以上の実施例では、インストラクシ
ョンフィールド内に機能ブロック制御用フィールド６８
を割り当てていたが、フィールドを割り当てるのではな
く、命令毎に区別してもよい。図６は、ＤＳＰ基本演算
用の命令と、機能ブロック制御命令用の命令とを分けた
場合の各インストラクションフィールドを表したもので
ある。図６（Ａ）（Ｂ）に示すように、この例では、イ
ンストラクションフィールドの上位２ビットを使用し
て、その命令がＤＳＰ基本演算用か機能ブロック制御用
かを区別している。インストラクションが機能ブロック
制御用であった場合（図６（Ｂ））、このインストラク
ションはＤＳＰコア３２内部、あるいはＤＳＰコア３２
外部でデコードされ、インストラクションバス４２を通
して各機能ブロック３４、３５、３６、３７に伝えられ
る。このように機能ブロック単位で命令を割り当てるこ
とで各機能ブロックで使用できる命令数を増すことがで
きる。
【００２５】また、以上の実施例では、基本演算処理以
外の特殊処理を機能ブロック３４、３５、３６、３７に
よって行っていたが、これらの機能ブロック３４、３
５、３６、３７の代わりに、ＰＬＤ（プログラマブル・
ロジック・デバイス）やプログラマブルロジックセルア
レイ等のプログラムによって内部回路を形成することが
できる回路を使用してもよい。この場合、各機能をハー
ドウエアで固定せずに、ソフトウエアによって実現す
る。すなわち、アプリケーションに合った回路を自動合
成し、インストラクションでこれを制御するようにす
る。これにより、アプリケーションに合わせた最適なハ
ードウエアが実現できる。
【００２６】
【発明の効果】請求項１記載の信号処理演算器によれ
ば、種々のアプリケーションに対応した最適なハード構
成の信号処理演算器を容易に構成でき、ソフトウエア開
発も容易になり、コスト対応によってハードウエア量の
増減も簡単にシミュレーションすることができる。請求
項２記載の信号処理演算器によれば、特殊機能回路の選
択を外部から制御できる。従って、プログラムが決まっ
た後、ボード上のスイッチで専用ハード選択を固定化さ
せ、パワーオンリセットで選択を実行させることができ
る。請求項３記載の信号処理演算器によれば、基本演算
処理部内での基本演算処理と、専用ハードウエアを構成
する特殊機能回路側での演算が並列で処理可能となり、
また、インストラクション構成も簡単になる。請求項４
記載の信号処理演算器によれば、インストラクションが
特殊機能回路を制御するための専用命令であるので、１
つのインストラクションにおける特殊機能回路用の命令
数を増すことができる。請求項５記載の信号処理演算器
によれば、専用ハードウエアが固定化されないので、ア
プリケーションに合わせた最適なハードウエアが実現で
きる。
【図面の簡単な説明】
【図１】本発明の一実施例による信号処理演算器の回路
構成を示したブロック図である。
【図２】同信号処理演算器における各機能ブロックの具
体例を示したブロック図である。
【図３】インストラクションフィールドにおけるデータ
の割り振り例を示した説明図である。
【図４】機能ブロック制御用フィールドに格納されるデ
ータに対応する具体的な命令の一例を示した説明図であ
る。
【図５】機能ブロック制御用フィールドに格納されるデ
ータに対応する具体的な命令の他例を示した説明図であ
る。
【図６】インストラクションフィールドにおけるデータ
の他の割り振り例を示した説明図である。
【図７】従来の信号処理演算器を示したブロック図であ
る。
【符号の説明】
３０ 信号処理演算器 ３２ ＤＳＰコア ３４、３５、３６、３７ 機能ブロック ３４１、３５１、３６１、３７１ データレジスタ ３４２、３５２、３６２、３７２ インストラクション
レジスタ ３８ 外部メモリ ４０ データバス ４２ インストラクションバス ４４ 選択回路 ４６、４７、４８、４９ イネーブル信号 ５２ 内部信号 ５４ 外部信号 ６０ 乗算制御 ６２ 加減算制御 ６４ ソース・ディスティネーション指定 ６６ シーケンスコントロール ６８ 機能ブロック制御用フィールド ７０ ＤＳＰコア用基本演算制御フィールド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 乗加算やデータ転送、及びシーケンスコ
    ントロール等の基本演算処理を行うと共に、各種データ
    や命令信号を出力する基本演算処理部と、 この基本演算処理部と接続されたデータバス等のデータ
    転送手段と、 このデータ転送手段を共有し、前記命令信号に対応した
    前記基本演算処理以外の特殊処理をそれぞれ実行する複
    数の特殊機能回路と、 内部ステータス信号によって、１つまたは複数の前記特
    殊機能回路を選択して、前記命令信号に対応した特殊処
    理を実行可能にする回路選択手段とを具備することを特
    徴とする信号処理演算器。
  2. 【請求項２】 前記回路選択手段は、前記内部ステータ
    ス信号以外に外部からの外部信号によっても前記特殊機
    能回路の選択を行うことを特徴とする請求項１記載の信
    号処理演算器。
  3. 【請求項３】 前記命令信号のインストラクションフィ
    ールドは、前記基本演算処理用のフィールドと共に前記
    特殊機能回路を制御するための専用フィールドを備えた
    ことを特徴とする請求項１記載の信号処理演算器。
  4. 【請求項４】 前記命令信号は、前記特殊機能回路を制
    御するための専用命令であることを特徴とする請求項１
    記載の信号処理演算器。
  5. 【請求項５】 プログラムによって内部回路を形成可能
    なプログラマブル回路と、 このプログラマブル回路の内部回路をアプリケーション
    に合わせて自動合成する回路自動合成手段と、 乗加算やデータ転送、及びシーケンスコントロール等の
    基本演算処理を行うと共に、前記回路自動合成手段によ
    って内部回路が合成されたプログラマブル回路を、所定
    のインストラクションによって制御する基本演算処理部
    とを具備することを特徴とする信号処理演算器。
JP6263122A 1994-10-03 1994-10-03 信号処理演算器 Pending JPH08106375A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6263122A JPH08106375A (ja) 1994-10-03 1994-10-03 信号処理演算器
US08/536,134 US5794067A (en) 1994-10-03 1995-09-29 Digital signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6263122A JPH08106375A (ja) 1994-10-03 1994-10-03 信号処理演算器

Publications (1)

Publication Number Publication Date
JPH08106375A true JPH08106375A (ja) 1996-04-23

Family

ID=17385135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6263122A Pending JPH08106375A (ja) 1994-10-03 1994-10-03 信号処理演算器

Country Status (2)

Country Link
US (1) US5794067A (ja)
JP (1) JPH08106375A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055813A (ja) * 2000-05-29 2002-02-20 Pacific Design Kk データ処理装置
WO2003025737A1 (fr) * 2001-08-29 2003-03-27 Nti, Inc. Appareil d'exploitation et systeme d'exploitation
JP2006338169A (ja) * 2005-05-31 2006-12-14 Victor Co Of Japan Ltd 被制御装置及び制御装置

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439380B (en) * 1995-10-09 2001-06-07 Hitachi Ltd Terminal apparatus
US7075941B2 (en) * 2000-03-01 2006-07-11 Real Communications, Inc. Scaleable architecture for multiple-port, system-on-chip ADSL communications systems
US7376820B2 (en) * 2000-03-16 2008-05-20 Fujitsu Limited Information processing unit, and exception processing method for specific application-purpose operation instruction
US7346644B1 (en) 2000-09-18 2008-03-18 Altera Corporation Devices and methods with programmable logic and digital signal processing regions
US7119576B1 (en) 2000-09-18 2006-10-10 Altera Corporation Devices and methods with programmable logic and digital signal processing regions
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7249242B2 (en) 2002-10-28 2007-07-24 Nvidia Corporation Input pipeline registers for a node in an adaptive computing engine
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US6874079B2 (en) * 2001-07-25 2005-03-29 Quicksilver Technology Adaptive computing engine with dataflow graph based sequencing in reconfigurable mini-matrices of composite functional blocks
JP4267848B2 (ja) * 2001-09-25 2009-05-27 株式会社リコー 画像符号化装置、画像復号装置、画像符号化方法、及び、画像復号方法
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7403981B2 (en) 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
JP2004153751A (ja) * 2002-11-01 2004-05-27 Ricoh Co Ltd 画像処理装置及び画像処理方法
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
JP4090975B2 (ja) * 2003-09-30 2008-05-28 株式会社リコー 画像処理装置
US7192061B2 (en) * 2003-10-16 2007-03-20 Martin Judy A Birthday calendar
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
US8266199B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8041759B1 (en) 2006-02-09 2011-10-18 Altera Corporation Specialized processing block for programmable logic device
US7836117B1 (en) 2006-04-07 2010-11-16 Altera Corporation Specialized processing block for programmable logic device
US7822799B1 (en) 2006-06-26 2010-10-26 Altera Corporation Adder-rounder circuitry for specialized processing block in programmable logic device
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US7930336B2 (en) 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US7814137B1 (en) 2007-01-09 2010-10-12 Altera Corporation Combined interpolation and decimation filter for programmable logic device
US7865541B1 (en) 2007-01-22 2011-01-04 Altera Corporation Configuring floating point operations in a programmable logic device
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US7949699B1 (en) 2007-08-30 2011-05-24 Altera Corporation Implementation of decimation filter in integrated circuit device using ram-based data storage
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
US8244789B1 (en) 2008-03-14 2012-08-14 Altera Corporation Normalization of floating point operations in a programmable integrated circuit device
US8626815B1 (en) 2008-07-14 2014-01-07 Altera Corporation Configuring a programmable integrated circuit device to perform matrix multiplication
US8255448B1 (en) 2008-10-02 2012-08-28 Altera Corporation Implementing division in a programmable integrated circuit device
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
US8549055B2 (en) 2009-03-03 2013-10-01 Altera Corporation Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8886696B1 (en) 2009-03-03 2014-11-11 Altera Corporation Digital signal processing circuitry with redundancy and ability to support larger multipliers
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
US8805916B2 (en) 2009-03-03 2014-08-12 Altera Corporation Digital signal processing circuitry with redundancy and bidirectional data paths
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
JP5990466B2 (ja) 2010-01-21 2016-09-14 スビラル・インコーポレーテッド ストリームに基づく演算を実装するための汎用複数コアシステムのための方法および装置
US7948267B1 (en) 2010-02-09 2011-05-24 Altera Corporation Efficient rounding circuits and methods in configurable integrated circuit devices
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US8601044B2 (en) 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8458243B1 (en) 2010-03-03 2013-06-04 Altera Corporation Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8539014B2 (en) 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US9379687B1 (en) 2014-01-14 2016-06-28 Altera Corporation Pipelined systolic finite impulse response filter
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392297A (en) * 1989-04-18 1995-02-21 Vlsi Technology, Inc. Method for automatic isolation of functional blocks within integrated circuits
EP0843254A3 (en) * 1990-01-18 1999-08-18 National Semiconductor Corporation Integrated digital signal processor/general purpose CPU with shared internal memory
US5349691A (en) * 1990-07-03 1994-09-20 Xilinx, Inc. Programming process for 3-level programming logic devices
JPH0736858A (ja) * 1993-07-21 1995-02-07 Hitachi Ltd 信号処理プロセッサ
US5652903A (en) * 1994-11-01 1997-07-29 Motorola, Inc. DSP co-processor for use on an integrated circuit that performs multiple communication tasks

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055813A (ja) * 2000-05-29 2002-02-20 Pacific Design Kk データ処理装置
WO2003025737A1 (fr) * 2001-08-29 2003-03-27 Nti, Inc. Appareil d'exploitation et systeme d'exploitation
JP2006338169A (ja) * 2005-05-31 2006-12-14 Victor Co Of Japan Ltd 被制御装置及び制御装置
JP4577093B2 (ja) * 2005-05-31 2010-11-10 日本ビクター株式会社 被制御装置及び制御装置

Also Published As

Publication number Publication date
US5794067A (en) 1998-08-11

Similar Documents

Publication Publication Date Title
JPH08106375A (ja) 信号処理演算器
JP3559046B2 (ja) データ処理マネージメントシステム
JP2006146953A (ja) プロセッサ、システムｌｓｉ、システムｌｓｉの設計方法、及び、それを記録した記録媒体
US5911082A (en) Parallel processing building block chip
NZ201809A (en) Microprocessor
US5710914A (en) Digital signal processing method and system implementing pipelined read and write operations
JP3805314B2 (ja) プロセッサ
US5473557A (en) Complex arithmetic processor and method
JPH05108341A (ja) マイクロプロセツサ
JP2748503B2 (ja) デジタル信号処理装置
JP3479385B2 (ja) 情報処理装置
US5034879A (en) Programmable data path width in a programmable unit having plural levels of subinstruction sets
US4896264A (en) Microprocess with selective cache memory
JPH0772864B2 (ja) ディジタル信号プロセッサ
US4975837A (en) Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets
US5442125A (en) Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner
JP2006018411A (ja) プロセッサ
JPH05143447A (ja) デイジタルプロセツサ及びその制御方法
JPH053015B2 (ja)
EP0305752A2 (en) Programmable data path width in a programmable unit having plural levels of subinstruction sets
JPH0667876A (ja) デジタル信号プロセッサ
US20060271610A1 (en) Digital signal processor having reconfigurable data paths
JPH10334081A (ja) リストベクトル処理装置
JP2001092658A (ja) データ処理回路及びデータ処理装置
JPH05158686A (ja) 算術論理演算装置