JPH06149570A - 命令制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵやＤＳＰを構成する命令制御装置にお
いて、インクリメンタによる遅延の影響をなくし、命令
サイクルを小さくして速度アップをはかる。 【構成】 ポイントレジスタ１により命令メモリ２をア
ドレス指定し、その出力を命令デコ−ダ３で解読し、結
果を命令レジスタ４に格納する。又ポイントレジスタ１
の出力をインクリメンタ７でインクリメントしてスタッ
クカウンタ１０及びマルチプレクサ９に入力する。マル
チプレクサ９は、命令レジスタ４からの制御信号８に応
じて、３入力信号を選択してポイントレジスタ１へ出力
する。 【効果】 あらかじめポイントレジスタ１の出力をイン
クリメントしてスタックカウンタ１０及びマルチプレク
サ９に入力するので、インクリメンタによる遅延時間分
命令サイクルを小さくでき速度アップをはかれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサや
デジタルシグナルプロセッサなどの処理装置の内部にお
いて、十分高速な動作を可能とする命令制御装置に関す
るものである。

【０００２】

【従来の技術】図４は従来の命令制御装置の一例を示す
概略ブロック図、図５はアドレスＮの命令が通常命令の
時の動作の概略タイミング図、図６はアドレスＮの命令
が飛越し命令の中のリターン命令の時の動作の概略タイ
ミング図である。なおここで通常命令とは、飛越し命令
以外の命令のことを言い、加減乗除などの演算命令等が
これに含まれる。また飛越し命令とはジャンプ命令、コ
ール命令、リターン命令等の飛越しをする命令である。

【０００３】図４に示す従来例において、ポイントレジ
スタ１で指定されるアドレスＮに格納されている命令が
命令メモリ２から命令デコーダ３に入力される。命令デ
コーダ３によって命令が解読されその結果は書き込み信
号１４により命令レジスタ４に一時的に記憶される。

【０００４】このアドレスＮの命令が通常命令であれ
ば、図５に示すように、命令レジスタ４からの制御信号
５に従って第１マルチプレクサ６はポイントレジスタ１
の出力をインクリメンタ７に選択入力する。同様に命令
レジスタ４からの制御信号８に従って第２マルチプレク
サ９はインクリメンタ７で＋１加算された出力信号をポ
イントレジスタ１に選択入力し、書き込み信号１３によ
りポイントレジスタ１の内容が書き変わる。この結果、
ポイントレジスタ１は命令メモリ２に対してアドレスＮ
＋１を指定し、アドレスＮ＋１の命令が命令デコーダ３
に出力され、以下これを繰り返す。

【０００５】次にアドレスＮの命令がジャンプ命令であ
れば第２マルチプレクサ９は命令レジスタ４の出力１２
をポイントレジスタ１に選択入力し、ポイントレジスタ
１は命令メモリ２に対してジャンプ先アドレスを指定す
る。

【０００６】またアドレスＮの命令がコール命令であれ
ば第２マルチプレクサ９は命令レジスタ４の出力１２を
ポイントレジスタ１に選択入力し、ポイントレジスタ１
は命令メモリ２に対してコール先アドレスを指定すると
同時にスタックカウンタ１０は命令レジスタ４からの制
御信号１１によりポイントレジスタ１の出力をプッシュ
動作する。

【０００７】またアドレスＮの命令がリターン命令であ
れば、図６に示すように、第１マルチプレクサ６はスタ
ックカウンタ１０の出力をインクリメンタ７に選択入力
し、第２マルチプレクサ９はインクリメンタ７の出力を
ポイントレジスタ１に選択入力し、ポイントレジスタ１
は命令メモリ２に対してリターン先アドレスを指定する
と同時にスタックカウンタ１０は命令レジスタ４からの
制御信号１１によりポップ動作する。

【０００８】

【発明が解決しようとする課題】しかしこのような従来
の構成では、命令レジスタ４からの制御信号５を受けて
から第１マルチプレクサ６の出力が確定し、それをイン
クリメンタ７でもって＋１加算しているため、通常命令
あるいはリターン命令の時に命令レジスタ４に書き込み
信号１４により命令デコーダ３の結果を書き込んでから
ポイントレジスタ１に書き込み信号１３により次アドレ
スの値を書き込むまでにインクリメンタ７での遅延時間
分を最低限必要とし、一連の繰り返し時間すなわち命令
サイクルが大きくなり、命令制御装置全体の速度が低下
する問題点を有していた。

【０００９】本発明は上記課題を解決するもので、イン
クリメンタでの遅延時間分を必要とせず、命令サイクル
が小さくなり、速度が上昇する命令制御装置を提供する
ことを目的としている。

【００１０】

【課題を解決するための手段】本発明は上記目的を達成
するために、命令を格納したメモリと、前記メモリの出
力を受けて命令を解読する命令デコーダと、前記命令デ
コーダの出力を一時的に記憶する命令レジスタと、前記
メモリにアドレスを出力するポイントレジスタと、前記
ポイントレジスタの出力の値に＋１加算するインクリメ
ンタと、前記インクリメンタの出力を受けて前記命令レ
ジスタからの制御信号に応じてプッシュ動作・ポップ動
作を行うスタックカウンタと、前記命令レジスタの出力
と前記インクリメンタの出力と前記スタックカウンタの
出力の中から、前記命令レジスタからの制御信号に応じ
てどれかひとつを選択し前記ポイントレジスタに入力す
るマルチプレクサとから構成されるものである。

【００１１】

【作用】本発明は上記した構成により、ポイントレジス
タへアドレス値を書き込んでから命令レジスタに命令デ
コーダの結果を書き込むまでの間にインクリメンタでの
＋１加算が並行して行われ、コール命令時のスタックカ
ウンタへのプッシュ動作ではポイントレジスタに＋１加
算した値すなわちリターン先アドレスを入力するため
に、通常命令・リターン命令時においても命令レジスタ
に命令デコーダの結果を書き込んでからポイントレジス
タに次アドレスの値を書き込むまでのインクリメンタで
の遅延時間分を必要とせず、命令レジスタからの制御信
号を受けてからマルチプレクサの出力すなわち次アドレ
スがすぐに確定し、命令サイクルが小さくなり、速度が
上昇するものである。

【００１２】

【実施例】以下、本発明の一実施例について図１、図
２、図３を用いて説明する。図１は本発明の一実施例を
示す概略ブロック図、図２はアドレスＮの命令が通常命
令の時の動作の概略タイミング図、図３はアドレスＮの
命令が飛越し命令の中のリターン命令の時の動作の概略
タイミング図である。なおここで通常命令とは、飛越し
命令以外の命令のことを言い、加減乗除などの演算命令
等がこれに含まれる。また飛越し命令とはジャンプ命
令、コール命令、リターン命令等の飛越しをする命令で
ある。

【００１３】図１おいて、２は命令を格納した命令メモ
リ、３は命令メモリ２の出力を受けて命令を解読する命
令デコーダ、４は命令デコーダ３の出力を一時的に記憶
する命令レジスタ、１は命令メモリ２にアドレスを出力
するポイントレジスタ、７はポイントレジスタ１の出力
の値に＋１加算するインクリメンタ、１０はインクリメ
ンタ７の出力を受けて命令レジスタ４からの制御信号１
１に応じてプッシュ動作・ポップ動作を行うスタックカ
ウンタ、９は命令レジスタ４の出力１２とインクリメン
タ７の出力とスタックカウンタ１０の出力の中から、命
令レジスタ４からの制御信号８に応じてどれかひとつを
選択しポイントレジスタ１に入力するマルチプレクサで
ある。

【００１４】次に本発明の動作を説明する。図１におい
て、ポイントレジスタ１で指定されるアドレスＮに格納
されている命令が命令メモリ２から命令デコーダ３に出
力される。命令デコーダ３によって命令が解読されその
結果は命令レジスタ４に書き込み信号１４によって一時
的に記憶される。

【００１５】このアドレスＮの命令が通常命令であれ
ば、図２に示すように、命令レジスタ４からの制御信号
８に従ってマルチプレクサ９はインクリメンタ７でポイ
ントレジスタ１の出力を＋１加算した出力信号をポイン
トレジスタ１に選択入力し、書き込み信号１３によって
ポイントレジスタの値が更新される。この結果、ポイン
トレジスタ１は命令メモリ２に対してアドレスＮ＋１を
指定し、アドレスＮ＋１の命令が命令デコーダ３に出力
され、以下これを繰り返す。

【００１６】次にアドレスＮの命令がジャンプ命令であ
ればマルチプレクサ９は命令レジスタ４の出力をポイン
トレジスタ１に選択入力し、ポイントレジスタ１は命令
メモリ２に対してジャンプ先アドレスを指定する。

【００１７】またアドレスＮの命令がコール命令であれ
ばマルチプレクサ９は命令レジスタ４の出力をポイント
レジスタ１に選択入力し、ポイントレジスタ１は命令メ
モリ２に対してコール先アドレスを指定すると同時にス
タックカウンタ１０は命令レジスタ４からの制御信号１
１によりポイントレジスタ１の出力を＋１加算したイン
クリメンタ７の出力すなわちリターン先アドレスをプッ
シュ動作する。

【００１８】またアドレスＮの命令がリターン命令であ
れば、図３に示すように、マルチプレクサ９はスタック
カウンタ１０の出力をポイントレジスタ１に選択入力
し、ポイントレジスタ１は命令メモリ２に対してリター
ン先アドレスを指定すると同時にスタックカウンタ１０
は命令レジスタ４からの制御信号１１によりポップ動作
する。

【００１９】このように本発明の実施例の命令制御装置
によれば、ポイントレジスタへアドレス値を書き込んで
から命令レジスタに命令デコーダの結果を書き込むまで
の間にインクリメンタでの＋１加算が並行して行われ、
コール命令時のスタックカウンタへのプッシュ動作では
ポイントレジスタに＋１加算した値すなわちリターン先
アドレスを入力するために、通常命令あるいはリターン
命令の時においても命令レジスタに命令デコーダの結果
を書き込んでからポイントレジスタに次アドレスの値を
書き込むまでの間のインクリメンタでの遅延時間分を必
要とせず、命令レジスタからの制御信号を受けてからマ
ルチプレクサの出力すなわち次アドレスがすぐに確定
し、命令サイクルを小さくでき、速度を上昇することが
できる。

【００２０】また、マルチプレクサを１つ省く事もでき
その遅延時間分も速くできコスト削減にも寄与する。

【００２１】

【発明の効果】以上の実施例から明らかなように、本発
明によればポイントレジスタへアドレス値を書き込んで
から命令レジスタに命令デコーダの結果を書き込むまで
にインクリメンタでの＋１加算が並行して行われ、コー
ル命令時のスタックカウンタへのプッシュ動作ではポイ
ントレジスタに＋１加算した値すなわちリターン先アド
レスを入力するために、通常命令あるいはリターン命令
の時においても書き込み信号１４により命令レジスタに
命令デコーダの結果を書き込んでから書き込み信号１３
によりポイントレジスタに次アドレスの値を書き込むま
でにインクリメンタでの遅延時間分を必要とせず、全て
の命令において、命令レジスタからの制御信号を受けて
からマルチプレクサの出力すなわち次アドレスがすぐに
確定し、命令サイクルの小さい、高速動作する命令制御
装置を提供できる。

【００２２】また、マイクロプロセッサやデジタルシグ
ナルプロセッサなどの処理装置の内部においてこの命令
制御装置が使用される場合には、命令制御装置の動作速
度がマイクロプロセッサやデジタルシグナルプロセッサ
などの処理装置の性能を直接的に決定づける為、より高
速なマイクロプロセッサやデジタルシグナルプロセッサ
などの処理装置をも提供する事ができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す命令制御装置のブロッ
ク図

【図２】本発明の命令制御装置において通常命令の場合
の概略タイミング図

【図３】本発明の命令制御装置において飛越し命令の場
合の概略タイミング図

【図４】従来の命令制御装置の一例を示すブロック図

【図５】従来の命令制御装置において通常命令の場合の
概略タイミング図

【図６】従来の命令制御装置において飛越し命令の場合
の概略タイミング図

【符号の説明】

１ ポイントレジスタ ２ 命令メモリ ３ 命令デコーダ ４ 命令レジスタ ５ 第１マルチプレクサ制御信号 ６ 第１マルチプレクサ ７ インクリメンタ ８ マルチプレクサ制御信号または第２マルチプレクサ
制御信号 ９ マルチプレクサまたは第２マルチプレクサ １０ スタックカウンタ １１ スタックカウンタ制御信号 １２ 命令レジスタ出力信号 １３ ポイントレジスタ書き込み信号 １４ 命令レジスタ書き込み信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 命令を格納したメモリと、前記メモリの
   出力を受けて命令を解読する命令デコーダと、前記命令
   デコーダの出力を一時的に記憶する命令レジスタと、前
   記メモリにアドレスを出力するポイントレジスタと、前
   記ポイントレジスタの出力の値に＋１加算するインクリ
   メンタと、前記インクリメンタの出力を受けて前記命令
   レジスタからの制御信号に応じてプッシュ動作・ポップ
   動作を行うスタックカウンタと、前記命令レジスタの出
   力と前記インクリメンタの出力と前記スタックカウンタ
   の出力の中から、前記命令レジスタからの制御信号に応
   じてどれかひとつを選択し前記ポイントレジスタに入力
   するマルチプレクサとを備えた命令制御装置。