JP2636192B2

JP2636192B2 - 情報処理装置

Info

Publication number: JP2636192B2
Application number: JP6316732A
Authority: JP
Inventors: 冬樹渡辺
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 1994-12-20
Filing date: 1994-12-20
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPH08171492A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に関し、特
にパイプライン制御および命令先取り制御が行なわれる
情報処理装置の条件分岐命令処理時の処理速度を向上さ
せた情報処理装置に関する。

【０００２】

【従来の技術】パイプライン処理方式を採用した情報処
理装置においては、一つの命令の実行の完了を待たずに
実行ステージが空けば次々と後続の命令を投入してその
実行を開始する。このことによって性能の増大を図って
いる。

【０００３】しかし、しばしば先行する命令の実行結果
が後続の命令の実行に影響を与えることによって、先行
する命令が実行されるのを待たなければ後続の命令の実
行が開始できない様な場合には、パイブラインの処理に
乱れを生じ、性能の低下を引き起こす原因となる。この
代表的な例が条件分岐命令である。

【０００４】そこで、例えば条件分岐命令を実行する場
合にもその分岐の成立、不成立が判明する以前に分岐不
成立の際の後続の命令、あるいは、分岐成立の際の分岐
先の命令の実行を開始することが考えられる。

【０００５】この場合に条件分岐命令に続いてパイプラ
インに投入する命令を決定する好ましい１つの手段とし
ては、過去に同一の条件分岐命令を実行したときにそれ
が成立したか否かを記憶しておいて、それと同一の結果
となるものとして予測する方法などがある。しかしな
がら、条件分岐命令を実行した結果が必ずしも予測通り
であるとは限らない。このような場合には、既にパイプ
ラインに投入されて実行を開始した命令をキャンセルす
る必要が出てくる。

【０００６】勿論上記の予測を行なうことなく処理を実
行してゆく方式、すなわち、パイプライン上には、通
常、条件分岐命令の分岐不成立側の命令を流しておき、
分岐不成立側の命令の実行には、常に遅れを生じないよ
うにしておく。そして、分岐成立の場合における分岐成
立側の命令取り出しは分岐判定が確定した後に行なって
処理を進める場合でも、分岐が成立すると、上記と同様
に既にパイプラインに投入されて実行を開始した命令を
キャンセルする必要が生ずる。

【０００７】この方式の例について図面を参照して説明
する。

【０００８】プログラムの命令シーケンスとして、図４
（ａ）に示すように、命令ａ、ｂ、ｃ、ｄ、ｅおよびｆ
の順に記載されており、このうち、命令ｂを条件分岐命
令とし、分岐が成立したときには、条件分岐命令ｂの次
に分岐先命令であるｅ以降の命令が実行され、分岐が不
成立のときには条件分岐命令ｂの次の命令である命令ｃ
以降の命令が実行される。そして、パイプライン上に
は、通常、条件分岐命令の分岐不成立側の命令を流して
おき、分岐不成立側の命令の実行には、常に遅れを生じ
ないようにしている。分岐成立の場合における分岐成立
側の命令取り出しは分岐判定が確定した後に行ない分岐
成立から１クロックサイクル遅れてパイプラインに投入
されるものとする。

【０００９】図４（ｃ）には分岐不成立の場合のパイプ
ラインの動作タイミングチャートが示してある。命令ａ
は最初命令デコード・分岐判定を行なうＤステージに供
給され、以下オペランドアドレス生成を行なうＡステー
ジ、オペランド取り出し・演算を行なうＯステージ、オ
ペランド格納を行なうＷステージをへて実行される。命
令ａがＤステージからＡステージに移行するとＤステー
ジは空きになるので次の命令が直ちにＤステージに供給
されその処理を開始する。このようにして、クロックの
供給に応答してパイプラインには１命令づつ新たな命令
が供給されパイプライン処理が行なわれる。そして、パ
イプライン上には、通常、条件分岐命令の分岐不成立側
の命令を供給しているので、条件分岐命令ｂでのＤステ
ージにおける分岐判定が分岐不成立を示す場合には分岐
不成立に伴なう処置は何等ないため、パイプライン動作
は何等遅れを生ずることなく、図４（ｃ）に示すよう
に、命令ａ、ｂ、ｃ、ｄ、ｅおよびｆの順に実行され
る。

【００１０】図４（ｂ）には分岐成立の場合のパイプラ
インの動作タイミングチャートが示してある。この場合
には条件分岐命令ｂのＤステージへの供給に応答してＤ
ステージでは分岐判定が行なわれ分岐成立と判定され
る。その後、分岐先の命令である命令ｅを取り出し分岐
成立から１クロックサイクル遅れてパイプラインに投入
されるが、この間に分岐不成立の場合の命令ｃがパイプ
ラインに供給されることとなるので、この実行をキャン
セルし、図４（ｂ）に示すように、命令ａ、ｂ、ｅ、お
よびｆの順に実行される。そして、条件分岐命令ｂのパ
イプラインへの供給後、１クロックサイクル遅れて分岐
先命令ｅが供給されることとなる。

【００１１】

【発明が解決しようとする課題】以上のように従来の情
報処理装置においては、これに使用される条件分岐命令
では分岐条件判定結果とは反して先行された命令の実行
をキャンセルしなければならず、少なくともそのキャン
セルされた時間だけ処理時間が遅れるという問題点があ
る。

【００１２】本発明の目的は、条件分岐命令とこの直前
の命令または命令群との間に相互関係がない場合にはそ
の実行順序を交換して、この条件分岐命令に分岐キャン
セルを行なわない条件分岐命令を使用することにより、
キャンセルによる遅れをなくし、処理速度を格段に向上
できる情報処理装置を提供することにある。

【００１３】

【課題を解決するための手段】第１の発明の情報処理装
置は、命令セットとして分岐キャンセルを行なわない第
１の条件分岐命令と分岐キャンセルを行なう第２の条件
分岐命令とを用意し、命令語を記憶する命令レジスタ
と、前記命令レジスタの出力データをデコードしてキャ
ンセル動作の有効無効を示すキャンセル有効信号と分岐
動作の有効無効を示す分岐有効信号とをそれぞれ出力す
るデコーダと、前記命令レジスタの分岐条件フイールド
と外部からの分岐条件とにより分岐判定を行ない分岐成
立分岐不成立を示す分岐判定結果を出力する分岐判定手
段と、前記第２の条件分岐命令の供給に応答して前記デ
コーダの出力する有効を示すキャンセル有効信号と前記
分岐判定手段の出力する分岐成立を示す分岐判定結果と
から分岐キャンセルの動作の有効を示す分岐キャンセル
信号を出力する分岐キャンセル信号生成手段と、前記第
１または第２の条件分岐命令の供給に応答して前記デコ
ーダの出力する有効を示す分岐有効信号と前記分岐判定
手段の出力する分岐判定結果とから分岐成立の場合には
第１の選択信号を出力し分岐不成立の場合には第２の選
択信号を出力する選択信号生成手段と、前記第１の選択
信号により分岐先命令アドレスを選択し前記第２の選択
信号により次命令アドレスを選択する選択手段と、前記
選択手段で選択されたアドレスを記憶するアドレスレジ
スタと、前記アドレスレジスタから出力するアドレスに
より命令語を読み出す記憶手段と、前記分岐キャンセル
の動作の有効を示す分岐キャンセル信号により前記読み
出された命令語の前記命令レジスタへの格納を阻止する
命令語キャンセル手段とを含んで構成し、実行されるプ
ログラムは予め条件分岐命令とこの直前の命令との間に
相互関係がない場合にはその実行順序を交換してこの条
件分岐命令に第１の条件分岐命令を使用し条件分岐命令
とこの直前の命令との間に相互関係がある場合にはこの
条件分岐命令に第２の条件分岐命令を使用していること
を特徴としている。

【００１４】第２の発明の情報処理装置は、命令セット
として分岐キャンセルを行なわない第１の条件分岐命令
と分岐キャンセルを行なう第２の条件分岐命令とを用意
し、命令語を記憶する命令レジスタと、前記命令レジス
タの出力データをデコードしてキャンセル動作の有効無
効を示すキャンセル有効信号と分岐動作の有効無効を示
す分岐有効信号とをそれぞれ出力するデコーダと、前記
命令レジスタの分岐条件フイールドと外部からの分岐条
件とにより分岐判定を行ない分岐成立分岐不成立を示す
分岐判定結果を出力する分岐判定手段と、前記第２の条
件分岐命令の供給に応答して前記デコーダの出力する有
効を示すキャンセル有効信号と前記分岐判定手段の出力
する分岐成立を示す分岐判定結果とから分岐キャンセル
の動作の有効を示す分岐キャンセル信号を出力する分岐
キャンセル信号生成手段と、前記分岐キャンセル信号を
入力とするｎ（ｎは１以上の整数）段の第１のシフトレ
ジスタと、前記第１または第２の条件分岐命令の供給に
応答して前記デコーダの出力する有効を示す分岐有効信
号と前記分岐判定手段の出力する分岐判定結果とから分
岐成立の場合には第１の選択信号を出力し分岐不成立の
場合には第２の選択信号を出力する選択信号生成手段
と、前記選択信号生成手段からの信号を入力とするｎ
（ｎは１以上の整数）段の第２のシフトレジスタと、前
記第２のシフトレジスタからの前記第１の選択信号によ
り分岐先命令アドレスを選択し前記第２の選択信号によ
り次命令アドレスを選択する選択手段と、前記選択手段
で選択されたアドレスを記憶するアドレスレジスタと、
前記アドレスレジスタから出力するアドレスにより命令
語を読み出す記憶手段とを含んで構成し、実行されるプ
ログラムは予め条件分岐命令とこの直前の相続く（ｎ＋
１）個の命令からなる命令群との間に相互関係がない場
合にはその実行順序を交換してこの条件分岐命令に第１
の条件分岐命令を使用し条件分岐命令とこの直前の相続
く（ｎ＋１）個の命令からなる命令群との間に相互関係
がある場合にはこの条件分岐命令に第２の条件分岐命令
を使用していることを特徴としている。

【００１５】

【実施例】本発明の情報処理装置においては、条件分岐
の分岐成立の場合における分岐成立側の分岐先命令の取
り出しを分岐判定が確立した後に行ない分岐成立から遅
れてパイプラインに投入されるとした場合、条件分岐命
令とこの命令の直前の命令または命令群との間に相互関
係がない場合には、その実行順序を交換して実行させる
ことにより分岐条件判定を先に行なわせることにより、
分岐成立時に生ずる条件分岐命令と分岐先命令との間の
供給遅れに起因するパイプラインの処理時間の遅れをな
くすようにしている。

【００１６】上述のようにして、本発明の情報処理装置
においては、条件分岐命令とこの命令の直前の命令また
は命令群との間に相互関係がない場合には、従来のよう
な先行命令の実行のキャンセルの要はないので、これに
使用する条件分岐命令としては、分岐キャンセルを行な
わない第１の条件分岐命令を使用し、それ以外の場合の
条件分岐命令としては、分岐キャンセルを行なう第２の
条件分岐命令を使用することとしている。そして本発明
の装置で実行するプログラムはプログラム作成時に予め
第１の条件分岐命令と第２の条件分岐命令との上記のよ
うな使い分けをプログラマが行なって作成されている。

【００１７】次に、本発明の第１の実施例について図面
を参照して説明する。

【００１８】図１は本発明の情報処理装置の第１の実施
例を示すブロック図である。

【００１９】第１の実施例の情報処理装置は、図１に示
すように、命令語１００を記憶する命令レジスタ１と、
命令レジスタ１の出力データ２００が分岐キャンセルを
行なう第２の条件分岐命令であるとキャンセル有効信号
３００をキャンセルの有効を示す″１″とし、出力デー
タ２００が分岐キャンセルを行なう第２の条件分岐命令
または分岐キャンセルを行なわない第１の条件分岐命令
であると分岐有効信号３０１を分岐の有効を示す″１″
にするデコーダ２と、命令レジスタ１に格納されている
命令の分岐条件フイールド２０１と外部から与えられる
分岐条件３１０とにより分岐判定を行ない分岐成立時に
は分岐判定結果４００を分岐成立を示す″１″にして出
力する分岐判定回路３と、キャンセル有効信号３００と
分岐判定結果４００との論理積を取り分岐キャンセルが
有効の場合にはそのことを示す″１″なる分岐キャンセ
ル信号５００を出力する論理積回路４０と、分岐有効信
号３０１と分岐判定結果４００との論理積を取り選択信
号５０１を出力する論理積回路４１と、選択信号５０１
が″１″であると分岐先命令アドレス５１０を選択し選
択信号５０１が″０″であると次命令アドレス５１１を
選択する選択回路５と、選択回路５で選択された読み出
しアドレス６００を記憶するアドレスレジスタ６と、ア
ドレスレジスタ６から出力するアドレス７００により命
令語１００を読み出す記憶回路７とを含んで構成されて
いる。

【００２０】第１の実施例は分岐成立の場合における分
岐成立側の命令取り出しは分岐判定が確定した後に行な
い分岐成立から１クロックサイクル遅れてパイプライン
に投入される場合に使用して効果を発揮する。

【００２１】先ず、前述の図４（ａ）のプログラムにお
ける命令ａと次命令である条件分岐命令ｂとの間には相
互関係（命令ｂが命令ａの結果を利用する等）がなく、
命令の組み替えが可能である第１の場合についての第１
の実施例の動作について説明する。

【００２２】この第１の場合には、プログラムの命令シ
ーケンスを命令ａと命令ｂとの実行順序を入れ換えてプ
ログラムの命令シーケンスを図３（ａ）のように命令
ｂ、ａ、ｃ、ｄ、ｅ、ｆのように記述し、命令ｂには分
岐キャンセルを行なわない第１の条件分岐命令を使用す
る。

【００２３】さらに、第１の場合を分岐成立の場合であ
る第１−１の場合と、分岐不成立の場合である第１−２
の場合とに場合分けして説明する。

【００２４】第１−１の場合には、命令レジスタ１に
は、最初に実行する分岐キャンセルを行なわない第１の
条件分岐命令ｂが記憶され、次命令ａのアドレスがアド
レスレジスタ６に記憶されている。また、分岐条件フイ
ールド２０１と分岐条件３１０は、分岐成立となる値が
指定されている。

【００２５】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が分岐キャンセルを行
なわない第１の条件分岐命令ｂであるので、デコーダ２
の出力するキャンセル有効信号３００は″０″となり、
分岐有効信号３０１は″１″となる。分岐判定回路３で
は、分岐条件フイールド２０１と分岐条件３１０との分
岐判定により分岐成立と判定され分岐判定結果４００
に″１″を出力する。これにより、論理積回路４０の出
力する分岐キャンセル信号５００は″０″となり、論理
積回路４１の出力する選択信号５０１は″１″となる。
選択信号５０１が″１″であると、選択回路５では、分
岐先命令アドレス５１０（この場合には命令ｅのアドレ
ス）が選択され、読み出しアドレス６００として出力さ
れ、アドレスレジスタ６から出力されていた命令ａのア
ドレス７００により記憶回路７から読み出されていた命
令ａが命令レジスタ１に供給されている。

【００２６】かかる状態で次のクロックが到来すると、
読み出しアドレス６００（命令ｅのアドレス）がアドレ
スレジスタ６へ記憶され、アドレスレジスタ６から出力
されていた命令ａのアドレス７００により記憶回路７か
ら読み出されていた命令ａが命令レジスタ１に格納され
る。

【００２７】命令レジスタ１の出力データ２００で示さ
れた命令語が命令ａであると、デコーダ２の出力するキ
ャンセル有効信号３００および分岐有効信号３０１は共
に″０″となる。これにより、論理積回路４０の出力す
る分岐キャンセル信号５００および論理積回路４１の出
力する選択信号５０１は、共に″０″となる。そして、
選択信号５０１が″０″となると、選択回路５では、次
命令アドレス５１１で示された分岐先命令ｅの次の命令
ｆのアドレスが選択され、読み出しアドレス６００とし
てアドレスレジスタ６へ出力され、アドレスレジスタ６
から出力される分岐先命令ｅのアドレス７００により記
憶回路７から分岐先命令ｅが読み出され命令レジスタ１
に供給される。

【００２８】次のクロックが到来すると、読み出しアド
レス６００（命令ｆのアドレス）がアドレスレジスタ６
へ記憶され、アドレスレジスタ６から出力されていた分
岐先命令ｅのアドレス７００により記憶回路７から読み
出されていた分岐先命令ｅが命令レジスタ１に格納され
る。

【００２９】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が分岐先命令ｅである
ので、デコーダ２の出力するキャンセル有効信号３００
および分岐有効信号３０１は共に″０″となる。これに
より、論理積回路４０の出力する分岐キャンセル信号５
００および論理積回路４１の出力する選択信号５０１
は、共に″０″となる。そして、選択信号５０１が″
０″となると、選択回路５では、次命令アドレス５１１
で示された命令ｆの次の命令のアドレスが選択され、読
み出しアドレス６００としてアドレスレジスタ６へ出力
され、アドレスレジスタ６から出力される命令ｆのアド
レス７００により記憶回路７から命令ｆが読み出され命
令レジスタ１に供給される。

【００３０】以上のようにして、命令レジスタ１に格納
される命令の順序は、条件分岐命令ｂ、命令ａ、分岐先
命令ｅ、命令ｆとなり、これはパイプラインに供給され
る命令の順であり、その動作タイミングチャートは図３
（ｂ）に示す通りであり、パイプライン処理の遅れは生
じない。

【００３１】次に、第１の場合で分岐不成立の場合であ
る第１−２の場合について説明する。

【００３２】第１−２の場合には、当初は第１−１の場
合と同じように、命令レジスタ１には、最初に実行する
分岐キャンセルを行なわない第１の条件分岐命令ｂが記
憶され、次命令ａのアドレスがアドレスレジスタ６に記
憶されている。しかし、分岐条件フイールド２０１と分
岐条件３１０は、分岐不成立となる値が指定されてい
る。

【００３３】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が分岐キャンセルを行
なわない第１の条件分岐命令ｂであるので、デコーダ２
の出力するキャンセル有効信号３００は″０″となり、
分岐有効信号３０１は″１″となる。分岐判定回路３で
は、分岐条件フイールド２０１と分岐条件３１０との分
岐判定により分岐不成立と判定され分岐判定結果４００
に″０″を出力する。そして、論理積回路４０の出力す
る分岐キャンセル信号５００および論理積回路４１の出
力する選択信号５０１は共に″０″となる。選択信号５
０１が″０″であると、選択回路５では、次命令アドレ
ス５１１（この場合には命令ａの次の命令ｃのアドレ
ス）が選択され、読み出しアドレス６００として出力さ
れ、アドレスレジスタ６から出力されていた命令ａのア
ドレス７００により記憶回路７から読み出されていた命
令ａが命令レジスタ１に供給されている。

【００３４】かかる状態で次のクロックが到来すると、
読み出しアドレス６００（命令ｃのアドレス）がアドレ
スレジスタ６へ記憶され、アドレスレジスタ６から出力
されていた命令ａのアドレス７００により記憶回路７か
ら読み出されていた命令ａが命令レジスタ１に格納され
る。

【００３５】命令レジスタ１の出力データ２００で示さ
れた命令語が命令ａであると、デコーダ２の出力するキ
ャンセル有効信号３００および分岐有効信号３０１は共
に″０″となる。これにより、論理積回路４０の出力す
る分岐キャンセル信号５００および論理積回路４１の出
力する選択信号５０１は、共に″０″となる。そして、
選択信号５０１が″０″となると、選択回路５では、次
命令アドレス５１１で示された命令ｃの次の命令ｄのア
ドレスが選択され、読み出しアドレス６００としてアド
レスレジスタ６へ出力され、アドレスレジスタ６から出
力されていた命令ｃのアドレス７００により記憶回路７
から命令ｃが読み出され命令レジスタ１に供給される。

【００３６】次のクロックが到来すると、読み出しアド
レス６００（命令ｄのアドレス）がアドレスレジスタ６
へ記憶され、アドレスレジスタ６から出力されていた命
令ｃのアドレス７００により記憶回路７から読み出され
ていた命令ｃが命令レジスタ１に格納される。以下命令
ｄ、ｅ、ｆの命令レジスタ１への格納も同様に行なわれ
る。

【００３７】以上のようにして、命令レジスタ１に格納
される命令の順序は、条件分岐命令ｂ、命令ａ、ｃ、
ｄ、ｅ、ｆとなり、これはパイプラインに供給される命
令の順であり、その動作タイミングチャートは図３
（ｃ）に示す通りであり、パイプライン処理の遅れは生
じない。

【００３８】このようにして、プログラムにおける命令
ａと次命令である条件分岐命令ｂとの間には相互関係
（命令ｂが命令ａの結果を利用する等）がなく、命令の
組み替えが可能である第１の場合には、プログラムの命
令シーケンスを命令ａと命令ｂとの実行順序を入れ換え
てプログラムの命令シーケンスを命令ｂ、ａ、ｃ、ｄ、
ｅ、ｆのように記述し、命令ｂには分岐キャンセルを行
なわない第１の条件分岐命令を使用することにより第１
の実施例の情報処理装置ではパイプライン処理の遅れは
生じない。

【００３９】次に、第１の場合とは異なって、図４
（ａ）のプログラムにおける命令ａと次命令である条件
分岐命令ｂとの間には相互関係（命令ｂが命令ａの結果
を利用する等）があって、命令の組み替えが不可能であ
る第２の場合についての第１の実施例の動作について説
明する。

【００４０】この第２の場合には、プログラムの命令シ
ーケンスは命令ａ、ｂ、ｃ、ｄ、ｅ、ｆの順であり、命
令ｂには分岐キャンセルを行なう第２の条件分岐命令を
使用する。

【００４１】さらに、第２の場合を分岐成立の場合であ
る第２−１の場合と、分岐不成立の場合である第２−２
の場合とに場合分けして説明する。

【００４２】第２−１の場合には、命令レジスタ１に
は、最初に実行す命令ａが記憶され、次命令である分岐
キャンセルを行なう第２の条件分岐命令ｂのアドレスが
アドレスレジスタ６に記憶されている。また、条件分岐
命令実行時、分岐条件フイールド２０１と分岐条件３１
０とには、分岐成立となる値が指定される。

【００４３】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が命令ａであるので、
デコーダ２の出力するキャンセル有効信号３００および
分岐有効信号３０１は共に″０″となる。これにより、
論理積回路４０の出力する分岐キャンセル信号５００お
よび論理積回路４１の出力する選択信号５０１は、共
に″０″となる。そして、選択信号５０１が″０″とな
ると、選択回路５では、次命令アドレス５１１で示され
た命令ｃのアドレスが選択され、読み出しアドレス６０
０としてアドレスレジスタ６へ出力され、アドレスレジ
スタ６から出力されていた分岐キャンセルを行なう第２
の条件分岐命令ｂのアドレス７００により記憶回路７か
ら読み出されていた分岐キャンセルを行なう第２の条件
分岐命令ｂが命令レジスタ１に供給されている。

【００４４】次のクロックが到来すると、読み出しアド
レス６００（命令ｃのアドレス）がアドレスレジスタ６
へ記憶され、アドレスレジスタ６から出力されていた分
岐キャンセルを行なう第２の条件分岐命令ｂのアドレス
７００により記憶回路７から読み出されていた分岐キャ
ンセルを行なう第２の条件分岐命令ｂが命令レジスタ１
に格納される。

【００４５】命令レジスタ１の出力データ２００で示さ
れた命令語が分岐キャンセルを行なう第２の条件分岐命
令ｂであると、デコーダ２の出力するキャンセル有効信
号３００および分岐有効信号３０１は、共に″１″とな
る。分岐判定回路３では、分岐条件フイールド２０１と
分岐条件３１０との分岐判定により分岐成立と判定され
分岐判定結果４００に″１″を出力する。そして、論理
積回路４０の出力する分岐キャンセル信号５００は″
１″となり、アドレスレジスタ６から出力されていた次
命令ｃのアドレス７００により記憶回路７から読み出さ
れる命令ｃの実行のキャンセルに使用される。また、論
理積回路４１の出力する選択信号５０１は″１″となる
ので、選択回路５では、分岐先命令アドレス５１０（こ
の場合には命令ｅのアドレス）が選択され、読み出しア
ドレス６００として出力される。

【００４６】次のクロックが到来すると、読み出しアド
レス６００（分岐先命令ｅのアドレス）がアドレスレジ
スタ６へ記憶され、アドレスレジスタ６から出力されて
いた命令ｃのアドレス７００により記憶回路７から読み
出されていた命令ｃは命令レジスタ１への格納される
が、上述の″１″なる分岐キャンセル信号５００がパイ
プライン処理部門に送られ先行実行されている命令ｃを
キャンセルするのに使用される。このキャンセル動作は
従来技術で慣用されている技術により行なわれる。

【００４７】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が命令ｃであるので、
デコーダ２の出力するキャンセル有効信号３００および
分岐有効信号３０１は共に″０″となる。これにより、
論理積回路４０の出力する分岐キャンセル信号５００お
よび論理積回路４１の出力する選択信号５０１は、共
に″０″となる。そして、選択信号５０１が″０″とな
ると、選択回路５では、次命令アドレス５１１で示され
た命令ｆのアドレスが選択され、読み出しアドレス６０
０としてアドレスレジスタ６へ出力され、アドレスレジ
スタ６から出力されていた分岐先命令ｅアドレス７００
により記憶回路７から読み出されていた分岐先命令ｅが
命令レジスタ１に供給されている。

【００４８】次のクロックが到来すると、読み出しアド
レス６００（命令ｆのアドレス）がアドレスレジスタ６
へ記憶され、アドレスレジスタ６から出力されていた分
岐先命令ｅのアドレス７００により記憶回路７から読み
出されていた分岐先命令ｅが命令レジスタ１に格納され
る。

【００４９】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が分岐先命令ｅである
ので、デコーダ２の出力するキャンセル有効信号３００
および分岐有効信号３０１は共に″０″となる。これに
より、論理積回路４０の出力する分岐キャンセル信号５
００および論理積回路４１の出力する選択信号５０１
は、共に″０″となる。そして、選択信号５０１が″
０″となると、選択回路５では、次命令アドレス５１１
で示された命令ｆの次の命令のアドレスが選択され、読
み出しアドレス６００としてアドレスレジスタ６へ出力
され、アドレスレジスタ６から出力されていた命令ｆの
アドレス７００により記憶回路７から命令ｆが読み出さ
れ命令レジスタ１に供給されている。

【００５０】以上のようにして、命令レジスタ１に格納
される命令の順序は、命令ａ、条件分岐命令ｂ、命令
ｃ、分岐先命令ｅ、命令ｆとなり、これはパイプライン
に供給される命令の順であるが、命令ｃの実行は上述の
ように分岐キャンセル信号５００によりパイプライン上
でキャンセルされるので、その動作タイミングチャート
は図４（ｂ）に示す通り従来例と同じであり、パイプラ
イン処理には１クロックサイクルの遅れを生ずる。

【００５１】次に、第２の場合で分岐不成立の場合であ
る第２−２の場合について説明する。

【００５２】第２−２の場合には、当初は第２−１の場
合と同じように、命令レジスタ１には、最初に実行す命
令ａが記憶され、次命令である分岐キャンセルを行なう
第２の条件分岐命令ｂのアドレスがアドレスレジスタ６
に記憶されている。しかし、条件分岐命令実行時、分岐
条件フイールド２０１と分岐条件３１０とには、分岐不
成立となる値が指定される。

【００５３】このような状態では、命令レジスタ１の出
力データ２００で示された命令語が命令ａであるので、
デコーダ２の出力するキャンセル有効信号３００および
分岐有効信号３０１は共に″０″となる。これにより、
論理積回路４０の出力する分岐キャンセル信号５００お
よび論理積回路４１の出力する選択信号５０１は、共
に″０″となる。そして、選択信号５０１が″０″とな
ると、選択回路５では、次命令アドレス５１１で示され
た命令ｃのアドレスが選択され、読み出しアドレス６０
０としてアドレスレジスタ６へ出力され、アドレスレジ
スタ６から出力されていた分岐キャンセルを行なう第２
の条件分岐命令ｂのアドレス７００により記憶回路７か
ら読み出されていた分岐キャンセルを行なう第２の条件
分岐命令ｂが命令レジスタ１に供給されている。

【００５４】次のクロックが到来すると、読み出しアド
レス６００（命令ｃのアドレス）がアドレスレジスタ６
へ記憶され、アドレスレジスタ６から出力されていた分
岐キャンセルを行なう第２の条件分岐命令ｂのアドレス
７００により記憶回路７から読み出されていた分岐キャ
ンセルを行なう第２の条件分岐命令ｂが命令レジスタ１
に格納される。

【００５５】命令レジスタ１の出力データ２００で示さ
れた命令語が分岐キャンセルを行なう第２の条件分岐命
令ｂであると、デコーダ２の出力するキャンセル有効信
号３００および分岐有効信号３０１は、共に″１″とな
る。分岐判定回路３では、分岐条件フイールド２０１と
分岐条件３１０の分岐判定により分岐不成立と判定され
分岐判定結果４００に″０″を出力する。そして、論理
積回路４０の出力する分岐キャンセル信号５００および
論理積回路４１の出力する選択信号５０１は共に″０″
となる。選択信号５０１が″０″であると、選択回路５
では、次命令アドレス５１１（この場合には命令ｄのア
ドレス）が選択され、読み出しアドレス６００として出
力され、アドレスレジスタ６から出力されていた命令ｃ
のアドレス７００により記憶回路７から命令ｃが読み出
され命令レジスタ１に供給される。

【００５６】かかる状態で次のクロックが到来すると、
読み出しアドレス６００（命令ｄのアドレス）がアドレ
スレジスタ６へ記憶され、アドレスレジスタ６から出力
されていた命令ｃのアドレス７００により記憶回路７か
ら読み出されていた命令ｃが命令レジスタ１に格納され
る。以下命令ｄ、ｅ、ｆの命令レジスタ１への格納も同
様に行なわれる。

【００５７】以上のようにして、命令レジスタ１に格納
される命令の順序は、命令ａ、条件分岐命令ｂ、命令
ｃ、命令ｄ、命令ｅ、命令ｆとなり、これはパイプライ
ンに供給される命令の順であり、その動作タイミングチ
ャートは図４（ｃ）に示す通り従来例と同じであり、パ
イプライン処理の遅れは生じない。

【００５８】このようにして、プログラムにおける命令
ａと次命令である条件分岐命令ｂとの間には相互関係
（命令ｂが命令ａの結果を利用する等）があり、命令の
組み替えが不可能である第２の場合には、命令ｂに分岐
キャンセルを行なう第２の条件分岐命令を使用すること
により第１の実施例の情報処理装置では分岐成立の場合
のみパイプライン処理に１クロックサイクルの遅れが生
ずるが、これは従来と同じである。

【００５９】以上説明したように、第１の実施例の情報
処理装置では、プログラムにおける命令ａと次命令であ
る条件分岐命令ｂとの間には相互関係（命令ｂが命令ａ
の結果を利用する等）がなく、命令の組み替えが可能で
ある第１の場合には、プログラムの命令シーケンスを命
令ａと命令ｂとの実行順序を入れ換えてプログラムの命
令シーケンスを命令ｂ、ａ、ｃ、ｄ、ｅ、ｆのように記
述し、命令ｂには分岐キャンセルを行なわない第１の条
件分岐命令を使用することによりパイプライン処理の遅
れをなくし、処理速度を格段に向上できるという効果を
有する。

【００６０】次に本発明の第２の実施例について図面を
参照して説明する。

【００６１】図２は本発明の情報処理装置の第２の実施
例を示すブロック図である。

【００６２】第２の実施例と第１の実施例との構成上の
相違は論理積回路４０の出力である分岐キャンセル信号
５００はｎ段のシフトレジスタ８を介してパイプライン
の実行キャンセルに使用され、論理積回路４１の出力で
ある選択信号５０１もｎ（ｎは１以上の整数）段のシフ
トレジスタ９を介して選択回路５に供給されることで、
それ以外は同じである。

【００６３】第２の実施例は分岐成立の場合における分
岐成立側の命令取り出しは分岐判定が確定した後に行な
い、分岐成立から（ｎ＋１）クロックサイクル遅れてパ
イプラインに投入される場合に使用して効果を発揮す
る。すなわち、選択回路５に供給される分岐先命令アド
レスのタイミングが第１の実施例の場合に比し遅れる場
合となる。

【００６４】このような場合で、プログラム上で条件分
岐命令ｂと、その直前の相続く（ｎ＋１）個の命令から
なる命令群Ｍとの間には相互関係がない場合に条件分岐
命令ｂと命令群Ｍとの実行順序を組み替えて命令シーケ
ンスを条件分岐命令ｂの次に命令群Ｍを記述し条件分岐
命令ｂには分岐キャンセルを行なわない第１の条件分岐
命令を使用することにより、パイプライン処理の遅れを
なくし、処理速度を格段に向上できることとなる。

【００６５】これは、分岐キャンセルを行なわない第１
の条件分岐命令ｂの実行により分岐成立の場合には分岐
先命令を取り出すことになり、それには（ｎ＋１）クロ
ックサイクルの遅れを要するが、その間は次命令として
記述されている命令群Ｍのうちのｎ個の命令アドレスが
シフトレジスタ９から出力される選択信号５０１により
選択回路５で選択されて次々とアドレスレジスタ６に供
給され、さらに、命令レジスタ１にセットされ実行され
る。そして、分岐成立により″１″になった選択信号５
０１はシフトレジスタ９によりその後の第ｎ番目のクロ
ックで選択回路５に供給され分岐先命令アドレスを選択
してアドレスレジスタ６に供給し、この分岐先命令アド
レスが第（ｎ＋１）番目のクロックでアドレスレジスタ
６にセットされて記憶回路７から分岐先命令が読み出さ
れ第（ｎ＋２）番目のクロックによりこの分岐先命令が
命令レジスタ１にセットされるようになる。その間の
（ｎ＋１）個のクロックにより命令群Ｍの（ｎ＋１）個
の命令が上述のように命令レジスタ１にセットされ実行
されているので、パイプライン処理の遅れは生じないの
である。

【００６６】しかし、第２の実施例でも、プログラム上
で条件分岐命令ｂと、その直前の相続く（ｎ＋１）個の
命令からなる命令群Ｍとの間には相互関係がある場合に
は、命令シーケンスをそのままとし、かつ、条件分岐命
令ｂには分岐キャンセルを行なう第２の条件分岐命令を
使用する。

【００６７】この場合で分岐キャンセルを行なう第２の
条件分岐命令ｂの実行により分岐成立の場合には分岐先
命令を取り出すことになり、それには（ｎ＋１）クロッ
クサイクルの遅れを要するが、その間は次命令として記
述されているｎ個の命令の命令アドレスがシフトレジス
タ９から出力される選択信号５０１により選択回路５で
選択されて次々とアドレスレジスタ６に供給され、さら
に、命令レジスタ１にセットされ実行される。そして、
分岐成立により″１″になった選択信号５０１はシフト
レジスタ９によりその後の第ｎ番目のクロックで選択回
路５に供給され分岐先命令アドレスを選択してアドレス
レジスタ６に供給し、この分岐先命令アドレスが第（ｎ
＋１）番目のクロックでアドレスレジスタ６にセットさ
れて記憶回路７から分岐先命令が読み出され第（ｎ＋
２）番目のクロックによりこの分岐先命令が命令レジス
タ１にセットされるようになる。その間の（ｎ＋１）個
のクロックにより（ｎ＋１）個の命令が上述のように命
令レジスタ１にセットされ先行実行されているので、分
岐成立により″１″になった分岐キャンセル信号５００
はその後のｎ個のクロックでシフトレジスタ８を経てパ
イプライン処理部門に送られ先行実行されている（ｎ＋
１）個の命令をキャンセルするのに使用される。このキ
ャンセル動作は第１の実施例と同様に従来技術で慣用さ
れている技術により行なわれる。

【００６８】また、第２の実施例では第１の実施例と同
様に、選択回路５には次々と分岐不成立の場合の次命令
アドレス５１１が供給されているので、第２の実施例で
の分岐不成立の場合には、第１の条件分岐命令を使用し
ている場合でも、第２の条件分岐命令を使用している場
合でも、第１の実施例と同様に従来の技術と同じくパイ
プラインの処理に遅れを生ずることはない。

【００６９】以上説明したように、第２の実施例の情報
処理装置では、プログラムにおける命令群Ｍと次命令で
ある条件分岐命令ｂとの間には相互関係がなく、命令の
組み替えが可能である場合には、プログラムの命令シー
ケンスの実行順序を入れ換えて、命令ｂには分岐キャン
セルを行なわない第１の条件分岐命令を使用することに
よりパイプライン処理の遅れをなくし、処理速度を格段
に向上できるという効果を有する。

【００７０】上記の実施例の説明では、キャンセル有効
信号、分岐有効信号はそれぞれ２値信号の１つである″
１″を有効を、″０″を無効を示すこととしており、そ
れに従って分岐キャンセル信号は分岐キャンセルを行な
うとき、すなわち分岐キャンセルが有効のときを２値信
号の１つである″１″を使用している。また分岐判定結
果は分岐成立のときは２値信号の１つである″１″を、
分岐不成立のときは″０″を出力するとしている。

【００７１】しかしながら本発明はこれに限るものでは
ない。各信号への有効、無効に対する２値信号値の割当
てに応じて論理積回路４０や４１を他の論理回路（例え
ばインバータの使用等）で構成して、実施例で説明した
分岐キャンセルを有効にする分岐キャンセル信号および
選択信号の値により動作する選択回路の選択動作の態様
を実施例のように構成することは当業者の容易に実施で
きることは自明である。

【００７２】

【発明の効果】以上説明したように、本発明の情報処理
装置は、条件分岐命令とこの直前の命令または命令群と
の間に相互関係がない場合にはその実行順序を交換し
て、この条件分岐命令に分岐キャンセルを行なわない条
件分岐命令を使用することにより、キャンセルによる遅
れをなくし、処理速度を格段に向上できるという効果を
有している。

【図面の簡単な説明】

【図１】本発明の情報処理装置の第１の実施例を示すブ
ロック図である。

【図２】本発明の情報処理装置の第２の実施例を示すブ
ロック図である。

【図３】第１の実施例の情報処理装置における分岐キャ
ンセルを行なう条件分岐命令ｂを使用した場合を示す図
であり、（ａ）はプログラムの命令シーケンス図、
（ｂ）は分岐成立時の動作タイミングチャート、（ｃ）
は分岐不成立時の動作タイミングチャートである。

【図４】従来例および第１の実施例の情報処理装置にお
ける分岐キャンセルを行なわない条件分岐命令ｂを使用
した場合を示す図であり、（ａ）はプログラムの命令シ
ーケンス図、（ｂ）は分岐成立時の動作タイミングチャ
ート、（ｃ）は分岐不成立時の動作タイミングチャート
である。

【符号の説明】

１命令レジスタ２デコーダ３分岐回路５選択回路６アドレスレジスタ７記憶回路８、９シフトレジスタ４０、４１論理積回路１００命令語２００出力データ２０１分岐条件フイールド３００キャンセル有効信号３０１分岐有効信号３１０分岐条件４００分岐判定結果５００分岐キャンセル信号５０１選択信号５１０分岐先命令アドレス５１１次命令アドレス６００読み出しアドレス７００アドレス

Claims

(57)【特許請求の範囲】

【請求項１】命令セットとして分岐キャンセルを行な
わない第１の条件分岐命令と分岐キャンセルを行なう第
２の条件分岐命令とを用意し、命令語を記憶する命令レ
ジスタと、前記命令レジスタの出力データをデコードし
てキャンセル動作の有効無効を示すキャンセル有効信号
と分岐動作の有効無効を示す分岐有効信号とをそれぞれ
出力するデコーダと、前記命令レジスタの分岐条件フイ
ールドと外部からの分岐条件とにより分岐判定を行ない
分岐成立分岐不成立を示す分岐判定結果を出力する分岐
判定手段と、前記第２の条件分岐命令の供給に応答して
前記デコーダの出力する有効を示すキャンセル有効信号
と前記分岐判定手段の出力する分岐成立を示す分岐判定
結果とから分岐キャンセルの動作の有効を示す分岐キャ
ンセル信号を出力する分岐キャンセル信号生成手段と、
前記第１または第２の条件分岐命令の供給に応答して前
記デコーダの出力する有効を示す分岐有効信号と前記分
岐判定手段の出力する分岐判定結果とから分岐成立の場
合には第１の選択信号を出力し分岐不成立の場合には第
２の選択信号を出力する選択信号生成手段と、前記第１
の選択信号により分岐先命令アドレスを選択し前記第２
の選択信号により次命令アドレスを選択する選択手段
と、前記選択手段で選択されたアドレスを記憶するアド
レスレジスタと、前記アドレスレジスタから出力するア
ドレスにより命令語を読み出す記憶手段とを含んで構成
し、実行されるプログラムは予め条件分岐命令とこの直
前の命令との間に相互関係がない場合にはその実行順序
を交換してこの条件分岐命令に第１の条件分岐命令を使
用し条件分岐命令とこの直前の命令との間に相互関係が
ある場合にはこの条件分岐命令に第２の条件分岐命令を
使用していることを特徴とする情報処理装置。
【請求項２】命令セットとして分岐キャンセルを行な
わない第１の条件分岐命令と分岐キャンセルを行なう第
２の条件分岐命令とを用意し、命令語を記憶する命令レ
ジスタと、前記命令レジスタの出力データをデコードし
てキャンセル動作の有効無効を示すキャンセル有効信号
と分岐動作の有効無効を示す分岐有効信号とをそれぞれ
出力するデコーダと、前記命令レジスタの分岐条件フイ
ールドと外部からの分岐条件とにより分岐判定を行ない
分岐成立分岐不成立を示す分岐判定結果を出力する分岐
判定手段と、前記第２の条件分岐命令の供給に応答して
前記デコーダの出力する有効を示すキャンセル有効信号
と前記分岐判定手段の出力する分岐成立を示す分岐判定
結果とから分岐キャンセルの動作の有効を示す分岐キャ
ンセル信号を出力する分岐キャンセル信号生成手段と、
前記分岐キャンセル信号を入力とするｎ（ｎは１以上の
整数）段の第１のシフトレジスタと、前記第１または第
２の条件分岐命令の供給に応答して前記デコーダの出力
する有効を示す分岐有効信号と前記分岐判定手段の出力
する分岐判定結果とから分岐成立の場合には第１の選択
信号を出力し分岐不成立の場合には第２の選択信号を出
力する選択信号生成手段と、前記選択信号生成手段から
の信号を入力とするｎ（ｎは１以上の整数）段の第２の
シフトレジスタと、前記第２のシフトレジスタからの前
記第１の選択信号により分岐先命令アドレスを選択し前
記第２の選択信号により次命令アドレスを選択する選択
手段と、前記選択手段で選択されたアドレスを記憶する
アドレスレジスタと、前記アドレスレジスタから出力す
るアドレスにより命令語を読み出す記憶手段とを含んで
構成し、実行されるプログラムは予め条件分岐命令とこ
の直前の相続く（ｎ＋１）個の命令からなる命令群との
間に相互関係がない場合にはその実行順序を交換してこ
の条件分岐命令に第１の条件分岐命令を使用し条件分岐
命令とこの直前の相続く（ｎ＋１）個の命令からなる命
令群との間に相互関係がある場合にはこの条件分岐命令
に第２の条件分岐命令を使用していることを特徴とする
情報処理装置。