JPS5852750A - ブランチ命令制御方式 - Google Patents
ブランチ命令制御方式Info
- Publication number
- JPS5852750A JPS5852750A JP56151052A JP15105281A JPS5852750A JP S5852750 A JPS5852750 A JP S5852750A JP 56151052 A JP56151052 A JP 56151052A JP 15105281 A JP15105281 A JP 15105281A JP S5852750 A JPS5852750 A JP S5852750A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- register
- condition
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 2
- 206010011224 Cough Diseases 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ブランチ条件成立時の所要マシンサイクル数
を等倹約に低減してプログラムの実行スピードを向上さ
せたブランチ命令制御方式に関するＯ アドレスレジスタのアドレス指定によってコントロール
スト−リッジから読み出された命令をオペレーシッンレ
ジス′りに転送して実行する演算制御装置で、通常のア
ドレス指定を該アドレスレジスタのカウンタ機能により
て行う場合は、通常の命令コード内に次アドレスは含ま
れない。しかしブランチ命令は例外で、その命令コード
には条件成立時の分岐先アドレスが含まれる。そして、
ブランチ条件が成立すれば該分岐先アドレスをオペレー
ジ冒ンレジスタカラアドレスレジスタに転送してコント
ロールスト−リッジをアクセスする０これに対し条件不
成立時には該分岐先アドレスは利用されず、上述したア
ドレスレジスタのカウンタ機能でコントーールストーリ
ッジに対するアクセスが継続される。従って、１つのブ
ランチ命令を実行するとき、それが条件不成立であれば
１マシンサイクルで済むが、条件成立であると分岐先ア
ドレスを転送するマシンサイクルが追加されて全体で２
マシンサイクルが必要となる。
を等倹約に低減してプログラムの実行スピードを向上さ
せたブランチ命令制御方式に関するＯ アドレスレジスタのアドレス指定によってコントロール
スト−リッジから読み出された命令をオペレーシッンレ
ジス′りに転送して実行する演算制御装置で、通常のア
ドレス指定を該アドレスレジスタのカウンタ機能により
て行う場合は、通常の命令コード内に次アドレスは含ま
れない。しかしブランチ命令は例外で、その命令コード
には条件成立時の分岐先アドレスが含まれる。そして、
ブランチ条件が成立すれば該分岐先アドレスをオペレー
ジ冒ンレジスタカラアドレスレジスタに転送してコント
ロールスト−リッジをアクセスする０これに対し条件不
成立時には該分岐先アドレスは利用されず、上述したア
ドレスレジスタのカウンタ機能でコントーールストーリ
ッジに対するアクセスが継続される。従って、１つのブ
ランチ命令を実行するとき、それが条件不成立であれば
１マシンサイクルで済むが、条件成立であると分岐先ア
ドレスを転送するマシンサイクルが追加されて全体で２
マシンサイクルが必要となる。
ところで、通常の演算制御装置ではコ／トロールスト−
リッジ（Ｃ８）からの読出しタイミングは実際の処理タ
イミングよシ１マシンサイクル分先行している。例えば
ｊ１１図（、）のようにコントロールスト−リッジのア
ドレスｎ ２ ＋ ｎ １ ｍ ｍ・・・・・・に
命令ｌＮ５Ｔが図示の如く格納されているとした場合、
Ｃ８のアドレスレジスタ（Ｃ８ＡＲ）のアドレスＣＳム
がカウンタ機能でｎ−Ｉｎ−１ｗｎ、・・・・・と変化
すると命令１Ｎ８Ｔは即時にＭＹ（ムーブ）、ＬＤ（ロ
ード）、・・・・・と読み出されるが、オペレーＶｗａ
ンレジスタＯＰＫ貌出された命令が実際に実行されるタ
イミングは１マシンサイクル分遅れる。このため、アド
レスｎのブランチ命令Ｂ Ｒ−＋ ｍ （Ｂｒａｎｃｈ
ｔｏ ｍ）がレジスタＯＰに転送されてｇ織される時
点ではアドレスＣＳムはｎ＋１になっているので、レジ
スタＯＰから分岐先アドレスｍをアドレスレジスタＣ８
ＡＲに転送するマシンサイクルでアドレスｎ＋１の命令
５ＴＲ（ストア）が実行されようとする。
リッジ（Ｃ８）からの読出しタイミングは実際の処理タ
イミングよシ１マシンサイクル分先行している。例えば
ｊ１１図（、）のようにコントロールスト−リッジのア
ドレスｎ ２ ＋ ｎ １ ｍ ｍ・・・・・・に
命令ｌＮ５Ｔが図示の如く格納されているとした場合、
Ｃ８のアドレスレジスタ（Ｃ８ＡＲ）のアドレスＣＳム
がカウンタ機能でｎ−Ｉｎ−１ｗｎ、・・・・・と変化
すると命令１Ｎ８Ｔは即時にＭＹ（ムーブ）、ＬＤ（ロ
ード）、・・・・・と読み出されるが、オペレーＶｗａ
ンレジスタＯＰＫ貌出された命令が実際に実行されるタ
イミングは１マシンサイクル分遅れる。このため、アド
レスｎのブランチ命令Ｂ Ｒ−＋ ｍ （Ｂｒａｎｃｈ
ｔｏ ｍ）がレジスタＯＰに転送されてｇ織される時
点ではアドレスＣＳムはｎ＋１になっているので、レジ
スタＯＰから分岐先アドレスｍをアドレスレジスタＣ８
ＡＲに転送するマシンサイクルでアドレスｎ＋１の命令
５ＴＲ（ストア）が実行されようとする。
ところが、アドレスｎ＋１の命令ＳＴＲはブランチ処理
終了後に又はブランチ条件不成立の場合に実行されるも
ので、該条件成立時にはアドレスｍの命令ＬＤ’を実行
しなければならないから、上述した動作は著しく不都合
である。そこで従来は第１図（ｂ）のように条件成立時
にはアドレスを＋１しないで−にとどめ、（ｎ＋１）に
相当す本マシンサイクルをノーオペレージ璽ン（ダミー
ステップ）として、あたかもブランチ命令ＢＲが２マシ
ンサイクルにわたって実行されているようにする。しか
し、これではブランチ命令の実行が条件成立時に２マシ
ンサイクル要する点に変りはない。第２図は従来のブラ
ンチ命令制御方式を示すフローチャートで、命令ｌＮ８
Ｔ１．１Ｎ８Ｔ２を経てブランチ命令Ｂ ＯＣ（Ｂｒａ
ｎｃｈ ｏｎ Ｃｏｎｄｉｔｉｏｎ ）に至る系を示し
たものである。命令１Ｎ８Ｔ１．１Ｎ８Ｔ２および命令
ＢＯＣの条件不成立はいずれも１マシンサイクル（１τ
）で実行されるが、ブランチ命令ＢＯＣの条件成立は上
述した理由で２マシンサイクル（２τ）ｌ！する。従っ
て、命令ｌＮＳ〒１からブランチ条件不成立で命令ムを
実行するまでにＣ５丁で済むが、ブランチ条件成立で命
令Ｂを実行するまでにＬ４丁かかる。
終了後に又はブランチ条件不成立の場合に実行されるも
ので、該条件成立時にはアドレスｍの命令ＬＤ’を実行
しなければならないから、上述した動作は著しく不都合
である。そこで従来は第１図（ｂ）のように条件成立時
にはアドレスを＋１しないで−にとどめ、（ｎ＋１）に
相当す本マシンサイクルをノーオペレージ璽ン（ダミー
ステップ）として、あたかもブランチ命令ＢＲが２マシ
ンサイクルにわたって実行されているようにする。しか
し、これではブランチ命令の実行が条件成立時に２マシ
ンサイクル要する点に変りはない。第２図は従来のブラ
ンチ命令制御方式を示すフローチャートで、命令ｌＮ８
Ｔ１．１Ｎ８Ｔ２を経てブランチ命令Ｂ ＯＣ（Ｂｒａ
ｎｃｈ ｏｎ Ｃｏｎｄｉｔｉｏｎ ）に至る系を示し
たものである。命令１Ｎ８Ｔ１．１Ｎ８Ｔ２および命令
ＢＯＣの条件不成立はいずれも１マシンサイクル（１τ
）で実行されるが、ブランチ命令ＢＯＣの条件成立は上
述した理由で２マシンサイクル（２τ）ｌ！する。従っ
て、命令ｌＮＳ〒１からブランチ条件不成立で命令ムを
実行するまでにＣ５丁で済むが、ブランチ条件成立で命
令Ｂを実行するまでにＬ４丁かかる。
本発明社、ブランチ命令の条件成立時の上述したダミー
ステップを有効に活用してプログラムの実行スピードを
向上させようとするもので、その特徴とするところはプ
ログラムの内容を格納したコントロール・スト−リッジ
と、咳ストーリッジから読出され九命令コードを一時蓄
積するオペレージ璽ンレジスタと、該スト−リッジから
次に読出す命令コードの格納アドレスを指定するカウン
タ機能を有したアドレスレジスタとを備え、そしてブラ
ンチ命令実行時に条件不成立であれば骸アドレスレジス
タのカウンタ機能で次のアドレスを指足し、また条件成
立であれば１マシンサイクルを用いて該オペレーション
レジスタから該アドレスレジスタに分岐先アドレスを転
送するブランチ命令制御方式において、鋏分岐先アドレ
スを転送する１マシンサイクルをノーオ゛ペレーシッン
とせずに、該ブランチ命令前に実行される命令の１つを
繰）下けて該マシンサイクルで実行することにある。以
下、図示の実施例を参照しながらこれを詳１１’に説明
する〇 第６図は本発明の一実施例を示すフローチャートで、第
２図と外観止具なる点は命令ｉＮｇＴ２をブランチ命令
ＢＯＣの後に移した点である。しかし、これは皮相的な
見方で、真の意味はブランチ命令ＢＯＣの条件成立時の
上述したダミーステップで命令１Ｎ８Ｔ２を実行する、
という事である。
ステップを有効に活用してプログラムの実行スピードを
向上させようとするもので、その特徴とするところはプ
ログラムの内容を格納したコントロール・スト−リッジ
と、咳ストーリッジから読出され九命令コードを一時蓄
積するオペレージ璽ンレジスタと、該スト−リッジから
次に読出す命令コードの格納アドレスを指定するカウン
タ機能を有したアドレスレジスタとを備え、そしてブラ
ンチ命令実行時に条件不成立であれば骸アドレスレジス
タのカウンタ機能で次のアドレスを指足し、また条件成
立であれば１マシンサイクルを用いて該オペレーション
レジスタから該アドレスレジスタに分岐先アドレスを転
送するブランチ命令制御方式において、鋏分岐先アドレ
スを転送する１マシンサイクルをノーオ゛ペレーシッン
とせずに、該ブランチ命令前に実行される命令の１つを
繰）下けて該マシンサイクルで実行することにある。以
下、図示の実施例を参照しながらこれを詳１１’に説明
する〇 第６図は本発明の一実施例を示すフローチャートで、第
２図と外観止具なる点は命令ｉＮｇＴ２をブランチ命令
ＢＯＣの後に移した点である。しかし、これは皮相的な
見方で、真の意味はブランチ命令ＢＯＣの条件成立時の
上述したダミーステップで命令１Ｎ８Ｔ２を実行する、
という事である。
このようにすれば、ブランチ命令ＢＯＯを実行して条件
成立により命令Ｂに至るマシンサイクルは従来と同様２
τであるが、そのうち１τが命令１ＮｓＴ２の実行に用
いられるので、第２図と対比したとき命令ｌＮ５Ｔ１か
ら命令Ｂに至るマシンサイクル数は４τから６τに短縮
され、ブランチ命令ＢＯＣの条件成立が１τで実行さｊ
Ｌることと等価になる。条件不成立時にも命令ｌＮ５Ｔ
２を実行してから命令ムの実行に移るようにするので、
命令ｌＮ５Ｔ１から命令人に至るマシンサイクル数６τ
に変りはない。また全体のステップ順序も第２図と同様
である０但し、第５図のように配置変更できる命令１Ｎ
８７２は、それがブランチ命令ＢＯＣの前に置かれても
命令ＢＯＣの条件判断に影響を与えないものに限られる
。＃！５図は第１図（、）の例に従えばアドレスｎ −
１の命令ＬＤが１ＮｓＴ１で、次のアドレス１の命令Ｂ
Ｒ−４ＢがＢＯＣに相当し、その次のアドレスれ＋１の
命令８ＴＲが１ＮｓＴ２となる。そしてアドレス指定ム
が１．ｎ＋１．膳と変イヒする間に、レジスタＯＰ内の
命令がＬＤ、ＢＲ−＋ｍ。
成立により命令Ｂに至るマシンサイクルは従来と同様２
τであるが、そのうち１τが命令１ＮｓＴ２の実行に用
いられるので、第２図と対比したとき命令ｌＮ５Ｔ１か
ら命令Ｂに至るマシンサイクル数は４τから６τに短縮
され、ブランチ命令ＢＯＣの条件成立が１τで実行さｊ
Ｌることと等価になる。条件不成立時にも命令ｌＮ５Ｔ
２を実行してから命令ムの実行に移るようにするので、
命令ｌＮ５Ｔ１から命令人に至るマシンサイクル数６τ
に変りはない。また全体のステップ順序も第２図と同様
である０但し、第５図のように配置変更できる命令１Ｎ
８７２は、それがブランチ命令ＢＯＣの前に置かれても
命令ＢＯＣの条件判断に影響を与えないものに限られる
。＃！５図は第１図（、）の例に従えばアドレスｎ −
１の命令ＬＤが１ＮｓＴ１で、次のアドレス１の命令Ｂ
Ｒ−４ＢがＢＯＣに相当し、その次のアドレスれ＋１の
命令８ＴＲが１ＮｓＴ２となる。そしてアドレス指定ム
が１．ｎ＋１．膳と変イヒする間に、レジスタＯＰ内の
命令がＬＤ、ＢＲ−＋ｍ。
８テＲの願に処理され、同図（ｂ）のダミーステップに
相当する期間は存在しない。
相当する期間は存在しない。
第４図は本発明を適用した演算制御装置の一例を示すブ
ロック図で、Ｃ１！はプログラムを格納したコントロー
ル・ス）−９ツ’）、Ｏ’ｌ’ハ＃へｖ −シ璽ンレジ
スタ、Ｃ８Ａ鼠はカウンタ機能■を有するコントロール
・ストーリッジ中アト０レスレジス）、Ｘ、Ｙはレジス
タ又はアキュムレータ、ムＬＵは演算ユニツ）、ＥＸＴ
ＩＮは外部入力バス、ＥＸＴ ＯＵＴは外部出力バス
、ＣＣは条件コードである。スト−リッジＣ８はアドレ
スレジスタＣ８ＡＲによりアドレス指定されると該当す
るアドレス（これが１１１１図のＣＡ８に相当する）に
格納されていル命令コードをオペレージ璽ンレジスタｏ
ＰＫ＆送する。演算ユニツ）ＡＬＵはレジスタＯＰの内
容に従がい、例えばアキュムレータＸ、Ｙの内容を加算
しその結果を再びアキュムレータｘ 、 ＹＫ書込む等
の処理をする。アドレスレジスタＣ８ＡＲは通常スト−
リッジＣ８からレジスタＯＰに１命令を転送する毎にカ
ウントアンプし、自動釣に次アドレスを示すように内容
を変化させる。そして、レジスタＯＰにブランチ命令が
読み出され、その内容が例えばＡＬＵの出力がオール０
のとき分岐せよというものであったとする。そしてこの
条件が成立し友とすれば条件コードＣＣによりゲートＧ
、が開いてレジスタＯＦ内の分絃先アドレス（第１図の
例ではｍ）がレジスタＣ８ＡＲに書込まれる。
ロック図で、Ｃ１！はプログラムを格納したコントロー
ル・ス）−９ツ’）、Ｏ’ｌ’ハ＃へｖ −シ璽ンレジ
スタ、Ｃ８Ａ鼠はカウンタ機能■を有するコントロール
・ストーリッジ中アト０レスレジス）、Ｘ、Ｙはレジス
タ又はアキュムレータ、ムＬＵは演算ユニツ）、ＥＸＴ
ＩＮは外部入力バス、ＥＸＴ ＯＵＴは外部出力バス
、ＣＣは条件コードである。スト−リッジＣ８はアドレ
スレジスタＣ８ＡＲによりアドレス指定されると該当す
るアドレス（これが１１１１図のＣＡ８に相当する）に
格納されていル命令コードをオペレージ璽ンレジスタｏ
ＰＫ＆送する。演算ユニツ）ＡＬＵはレジスタＯＰの内
容に従がい、例えばアキュムレータＸ、Ｙの内容を加算
しその結果を再びアキュムレータｘ 、 ＹＫ書込む等
の処理をする。アドレスレジスタＣ８ＡＲは通常スト−
リッジＣ８からレジスタＯＰに１命令を転送する毎にカ
ウントアンプし、自動釣に次アドレスを示すように内容
を変化させる。そして、レジスタＯＰにブランチ命令が
読み出され、その内容が例えばＡＬＵの出力がオール０
のとき分岐せよというものであったとする。そしてこの
条件が成立し友とすれば条件コードＣＣによりゲートＧ
、が開いてレジスタＯＦ内の分絃先アドレス（第１図の
例ではｍ）がレジスタＣ８ＡＲに書込まれる。
このときゲー）Ｇｓは閉じてカウンタ機能は停止する。
尚、条件不成立であればゲー）Ｇｌは閉、ゲートＧ１は
ＨｏｔｔでレジスタＣ８Ａａは自己のカラ／り１ｍ能で
アドレスを吏新する。
ＨｏｔｔでレジスタＣ８Ａａは自己のカラ／り１ｍ能で
アドレスを吏新する。
以上述べたように本発明によれば、条件成立時のブラン
チ命令が見かけ上１マシンサイクルで実行されるので、
プログラムの実行スピードが向上する利点がある０
チ命令が見かけ上１マシンサイクルで実行されるので、
プログラムの実行スピードが向上する利点がある０
第１図（、） （ｂ）は従来および本発明のブランチ命
令制御方式を対比して示すタイムチャート、１１２図は
従来のブランチ命令制御方式を示すフローチャート、第
３図は本発明の一実施例を示すタイムチャート、第４図
は本発明を適用した演算制御装置のプロッタ図である。 図中、ａｌｌはコントロール・スト−リッジ、ＯＰはオ
ベレー７ｌンレジスタ、Ｃ８ＡＲｕアト０レスレジスタ
である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 、一ＬＤ′ 第２図 第３図
令制御方式を対比して示すタイムチャート、１１２図は
従来のブランチ命令制御方式を示すフローチャート、第
３図は本発明の一実施例を示すタイムチャート、第４図
は本発明を適用した演算制御装置のプロッタ図である。 図中、ａｌｌはコントロール・スト−リッジ、ＯＰはオ
ベレー７ｌンレジスタ、Ｃ８ＡＲｕアト０レスレジスタ
である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 、一ＬＤ′ 第２図 第３図
Claims (1)
- 【特許請求の範囲】 プログ２ムの内容を格納したコントロール・スト−リッ
ジと、該スト−リッジから続出された命令コードを一時
蓄積するオペレージ曹ンレジスタと、該スト−リッジか
ら次に絖出す命令コードの格納アドレスを指定するカウ
ンタ機能を有したアドレスレジスタとを備え、そしてプ
ラ／チ命令実行時に条件不成立であれば該アドレスレジ
スタｐカクンタ機能で次のアドレスを指定し、また条件
成立であれば１マシンサイクルを用いて該オペレージ嘗
ンレジスタから咳アドレスレジスタに分岐先アドレスを
転送するブランチ命令制御方式において、 該分岐先アドレスを転送する１マシンサイクルをノーオ
ペレージ璽／とせずに、該プッ／チ命令前に実行される
命令の１つを繰り下げて該ｉシンサイクルで実行するこ
とを特徴とするブランチ命令制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151052A JPS5852750A (ja) | 1981-09-24 | 1981-09-24 | ブランチ命令制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151052A JPS5852750A (ja) | 1981-09-24 | 1981-09-24 | ブランチ命令制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852750A true JPS5852750A (ja) | 1983-03-29 |
Family
ID=15510242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151052A Pending JPS5852750A (ja) | 1981-09-24 | 1981-09-24 | ブランチ命令制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852750A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06114220A (ja) * | 1985-02-01 | 1994-04-26 | Pall Corp | 継目なし多孔質金属物品 |
| JPH08171492A (ja) * | 1994-12-20 | 1996-07-02 | Kofu Nippon Denki Kk | 情報処理装置 |
-
1981
- 1981-09-24 JP JP56151052A patent/JPS5852750A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06114220A (ja) * | 1985-02-01 | 1994-04-26 | Pall Corp | 継目なし多孔質金属物品 |
| JPH08171492A (ja) * | 1994-12-20 | 1996-07-02 | Kofu Nippon Denki Kk | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628436A (en) | Digital controller | |
| US4388682A (en) | Microprogrammable instruction translator | |
| JPH0248931B2 (ja) | ||
| US4462086A (en) | Loading system in numerical controller | |
| CA1285654C (en) | Instruction control mechanism for a computing system | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS5852750A (ja) | ブランチ命令制御方式 | |
| JP2690406B2 (ja) | プロセッサおよびデータ処理システム | |
| JPS6137654B2 (ja) | ||
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| KR900002436B1 (ko) | 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템 | |
| JPH0222413B2 (ja) | ||
| JPS6250867B2 (ja) | ||
| JP2814683B2 (ja) | 命令処理装置 | |
| JPS6232502B2 (ja) | ||
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2509244B2 (ja) | 分岐命令処理装置 | |
| JPS62296231A (ja) | マイクロプログラム処理装置におけるサブル−チン処理方式 | |
| JPS62245439A (ja) | シンボリツク処理システムおよび方法 | |
| SE8500156D0 (sv) | Forfarande for behandling av maskinkodade instruktionsord och dataprocessor for utforande av forfarandet | |
| JPH02109128A (ja) | コンピュータシステム | |
| JPS578852A (en) | Sequenced instruction execution control system | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JPS6010337A (ja) | マイクロ命令制御装置 |