JPS62296231A - マイクロプログラム処理装置におけるサブル−チン処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔Ｉ既　　要〕 マイクロプログラム処理を行う装置において、ブランチ
アンドリンク命令により指定されたザブルーチンを示す
情報により定められるアドレスにこのサブルーチン処理
方式したときに復帰すべき命令のコントロールストレー
ジにおける格納アドレスを指示するアドレスをストアす
るアドレススタックを設けることにより、このアドレス
スタックの制御装置を簡易化した。

（産業上の利用分野） コントロールストレージに格納されたブランチアンドリ
ンク命令を含むマイクロプログラムにより動作するマイ
クロプロセッサにおけるサブルーチンの処理方式に関す
る。

〔従来の技術〕

第４図は従来のマイクロプログラム処理装置の例を示す
ブロック図であって、コントロールストレージ１１はプ
ロセッサを制？ｉｎするマイクロプログラムを格納して
おり、このコントロールストレージから命令を読出して
命令レジスタ１５にフェッチするたびに加算器１６によ
り１加算されるアドレスレジスタ１２の値によりマイク
ロプログラムを構成する各命令が順次読出され、命令レ
ジスタ１５にフェッチされている命令によりマイクロプ
ロセッサ１３は順次処理を実行する。

アドレススタック１４はサブルーチン処理の終了後にメ
インルーチンに復帰する際のリターンアドレスを格納す
るものであり、マイクロプログラムのサブルーチンを呼
出すブランチアンドリンク命令が上記コントロールスト
レージ１１から読出されるとこの命令が命令レジスタ１
５にフェッチされると同時に上記アドレスレジスタ１２
は加算器１６によって＋１され、初期値が“Ｏ”に設定
されるスタックポインタ１７の値により指定される番地
、例えばＯ番地、に上記アドレスレジスタ１２の値を書
込み、同時にスタックポインタ１７の値は加減算器１８
により＋１されて例えば“１”となる。

すなわち、このスタックポインタ１７の値は、呼出され
たサブルーチンのリターン命令が実行されてメインルー
チンに復帰する際のアドレススタック１４に格納された
リターンアドレスの読出しアドレスとして用いられる。

このサブルーチンの処理中に別のサブルーチンをさらに
ブランチアンドリンク命令で呼出すと、スタックポイン
タ１７より指定される番地、上述の例では１番地、にコ
ントロールストレージ１１におけるこのブランチアンド
リンク命令の格納アドレスの次のアドレスが書込まれ、
同時にスタックポインタ１７は加減算器１８により＋１
されて“２”となる。

このサブルーチンの処理が終了してリターン命令が実行
されると、スタックポインタ１７は加減算器１８により
−゛１されて“１”となり、アドレススタック１４の１
番地からそこにストアされているアドレスによりコント
ロールストレージ１１にアクセスして次の命令を読出し
て処理を続行する。

従来は、以上のようにスタックポインタおよび加減算器
を使用してアドレススタックにアクセスしてサブルーチ
ンの処理が行われている。

〔発明が解決しようとする問題点〕

このような従来の装置では、スタックポインタおよび加
減算器を必要とするのでハードウェアの構成が複雑にな
り論理ゲート数も増加するという問題があり、さらにメ
モリ素子の集禎度が向上するに伴って記ｔα容量の大き
いコントロールストレージが使用されるようになり、そ
のためこのコントロールストレージのアドレスの桁数が
増加してブランチアンドリンク命令などで指定すべきブ
ランチ先アドレスの桁数も増加し、命令の種類を示すフ
ィールドが滅失して命令の種類を増やすことが困難にな
るという問題が生じる。

〔問題点を解決するための手段〕

第１図は本発明の原理を示すブロック図であって、アド
レスレジスタ２により指定されたアドレスからマイクロ
プログラムの命令を読出してマイクロプロセッサ３に供
給して処理を実行させるコントロールストレージ１を含
むマイクロプログラム処理＝　置において、コントロー
ルストレージ１からブランチアンドリンク命令が読出さ
れたときにこのブランチアンドリンク命令で指定された
サブルーチンを示す情報に基づく値をアドレスとして、
このサブルーチンが終了したときに復帰する命令の上記
コントロールストレージにおける格納アドレスをストア
するアドレススタック４を設りた。

〔作　用〕

本発明の原理を示す上述の第１図において、コントロー
ルストレージｌはアドレスレジスタ２により指定された
アドレスからマイクロプログラムの命令を読出してマイ
クロプロセッサ３に供給して処理を実行させる。

このコントロールストレージ１からブランチアンドリン
ク命令が読出されると、アドレススタック４はこのブラ
ンチアンドリンク命令により指定されたサブルーチンカ
ｌ冬了したときに復帰すべきアドレス、例えばこのブラ
ンチアンドリンク命令が格納されていたアドレスの次の
アドレス、をこのブランチアンドリンク命令により指定
されたサブルーチンを示す情報に基づく値、例えばサブ
ルーチンの番号あるいは符号、のアドレスにストアする
。

このサブル−チンが本冬了したときには、アドレススタ
ック４のこのサブルーチンを示す情報に基づく値のアド
レスから復帰すべきアドレスを読出してアドレスレジス
タ２に転送して、コントロールストレージ１のこのアド
レスから復帰したメインルーチンの命令を順次読出して
マイクロプロセッサ３に処理を続行させる。

なお、アドレスレジスタ２が、連続した命令を読出すた
めの加算回路などの周辺回路を備えることは第４図につ
いて説明したごとき従来のマイクロプログラム処理装置
と同様である。

〔実施例〕

第２図は本発明によるサブルーチン処理方式を通用した
マイクロプログラム処理装置の実施例を示すプロツク図
であり、第１図に示した原理図における構成要素に対応
する構成要素には同一の符号を付して示した。

コントロールストレージ１はアドレスレジスタ２によっ
て指示されたアドレスから命令を読出して命令レジスタ
５にこの命令をフェッチしてマイクロプロセッサ３にこ
の命令の処理を行わせるものであり、上記アドレスレジ
スタ２の値は、マイクロプロセッサ３がメインルーチン
を処理しているときには、コントロールストレージ１か
ら命令を読出して命令レジスタ５にこの命令をフェッチ
するたびに加算器６により＋１され、これによりコント
ロールストレージ１からはメインルーチンの命令が順次
読出される。

サブルーチンへの分岐を指示するブランチアンドリンク
命令がコントロールストレージ１から読出されて命令レ
ジスタ５にフェッチされると同時にアドレスレジスタ２
の値は加算器６により＋１されてこのブランチアンドリ
ンク命令の格納アドレスの次のアドレスの値となってお
り、この値はアドレスレジスタ２からアドレススタック
４に書込み情報として送出されている。一方、上記命令
レジスタ５にフェッチされている命令のオペランドから
ブランチ先のサブルーチンを示す情報が取り出され、例
えばこのサブルーチンを示す番号のアドレスに上記アド
レスレジスタ２から送出されたアドレスがストアされる
。

そして、このオペランドで指定されたサブルーチンの先
頭アドレスがアドレスレジスタ２に送られて、それ以降
加算器６によるアドレスレジスタ２のコントロールスト
レージｌの読出しアドレスへの１の順次加算によりこの
ザブルーチンの命令がコントロールストレージ１から逐
次読出されることによってこのサブルーチンが実行され
、このサブルーチンの最後の命令であるリターン命令が
マイクロプロセッサ３に入力される。このリターン命令
のオペランドにはそのサブルーチン自体のサブルーチン
番号など、そのサブルーチンを識別する情報が指定され
でおり、命令レジスタ５にフェッチされたこのリターン
命令のオペランドに基づいてアドレススタック４にアク
セスすることにより読出したアドレスデータをアドレス
レジスタ２にセットすることにより復帰先命令を読出し
てメインルーチンに復帰させる。

第３図はサブルーチンの処理中にさらに他のサブルーチ
ンを呼出す場合を例として上記実施例の動作を概念的に
説明するためのものであって、同図（ａｌはプログラム
の流れ、同図（ｂｌはアドレススタックの記憶内容を示
す。

第３図（ａｌにおいて、メインルーチンの処理中にサブ
ルーチン＃２へ分岐するブランチアンドリンク命令“Ｂ
ＡＬ＃２”がコントロールストレージ１から読出される
と、第２図について説明したような処理によって、アド
レススタック４には第３図（ｂ）に示すように、サブル
ーチンの番号＃２に相当する番地″２′にそのときのア
ドレスレジスタ２の値、すなわち、上記ブランチアンド
リンク命令“ＢＡＬ＃２”が格納されていたコントロー
ルストレージのアドレスの次のアドレスがストアされる
。

このサブルーチン＃２の処理中にサブルーチン＃４へ分
岐するブランチアンドリンク命令“ＢＡＬ＃４”がコン
トロールストレージ１から読出されると、アドレススタ
ック４には上記と同様な動作によって、サブルーチンの
番号＃４に相当する番地“４”にそのときのアドレスレ
ジスタ２の値、すなわち、上記ブランチアンドリンク命
令“ＢＡＬ＃４”が格納されていたコントロールストレ
ージのアドレスの次のアドレスがストアされる。

このサブルーチン＃４の処理が進行してその最終のリタ
ーン命令“ＲＴＮ＃４″がコントロールストレージ１か
ら読出されて命令レジスタ５にフェッチされると、その
オペランドのこのサブルーチン自体を示す＃４に対応す
るアドレススタック４の“４”番地からこのサブルーチ
ンへ分岐したブランチアンドリンク命令″ＢＡＬ＃４″
の次のアドレスが読出されてこのアドレスによりアドレ
スレジスタ２を介してコントロールストレージ１にアク
セスし、読み出された命令が命令レジスタ５からマイク
ロプロセッサ３に供給されて、サブルーチン＃２の処理
に復帰する。

さらに、このサブルーチン＃２の処理が進行してその最
終のリターン命令″ＲＴＮ＃２″がコントロールストレ
ージ１から読出されて命令レジスタ５にフェッチされる
と、そのオペランドのこのサブルーチン自体を示す＃２
に対応するアドレススタック４の“２”番地からこのサ
ブルーチンへ分岐したメインルーチンのブランチアンド
リンク命令“ＢＡＬ＃２”の次のアドレスが読出されて
このアドレスによりアドレスレジスタ２を介してコント
ロールストレージ１にアクセスし、読み出された命令が
命令レジスタ５からマイクロプロセッサ３に供給される
ので、マイクロプロセッサ３はサブルーチン＃２の処理
からメインルーチンの処理に復帰する。

以上に説明したようなサブルーチン番号とアドレススタ
ックの記憶番地とを対応させる場合には、第３図（ｂ）
からも明らかなように、本発明におけるアドレススタッ
クは使用されるサブルーチンの数だけ記憶位置を必要と
するが、同時には使用されないサブルーチンが存在する
ときには同時に使用されるサブルーチンのみでグループ
を作って、そのグループ番号を例えば上位桁に、そのグ
ループ内でのサブルーチン番号を下位桁にしてサブルー
チン番号を付与し、この下位桁に基づいてアドレススタ
ックの記憶位置を割当てるようにすることによりアドレ
ススタックの記憶位置をサブルーチンの数より減少する
ことができる。

〔発明の効果〕

前記の従来技術におけるアドレススタックの記憶内容は
サブルーチンの呼出しレヘルに相当する記憶位置で足り
るものではあるが、先に説明したようにスタックボイン
クおよび加減算器などの構成要素を必要とするので全体
的な構成が複雑となり、これらの構成要素を要しない本
発明はハードウェアの構成が簡単になるばかりでなく、
従来技術におけるブランチアンドリンク命令などで分岐
先を指定するためにはコントロールストレージにおける
命令の格納アドレスを用いていたため、コントロールス
トレージの容量が増大するとこの格納アドレスの桁数が
大きくなって命令コードとして使用できる桁数が減少す
ることから命令の種類を増加できなかった欠点を除去し
得るという格別の効果を達成することができる。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図、第２図は本発
明の実施例を示すブロック図、第３図は実施例のプログ
ラムの流れ及びアドレススタックの記憶内容を示す図、
第４図は従来技術のブロック図である。 １はコントロールストレージ、２はアドレスレジスタ、
３はマイクロプロセッサ、４はアドレススタックである
。

Claims (1)

1. 【特許請求の範囲】 コントロールストレージ（１）に格納されたマイクロプ
   ログラムをアドレスレジスタ（２）により指示されたア
   ドレスから読出してマイクロプロセッサ（３）が処理を
   実行するマイクロプログラム処理装置において、 このコントロールストレージからブランチアンドリンク
   命令を読出したときに、この命令で指定されたサブルー
   チンを示す情報に基づく値により定められるアドレスに
   、このサブルーチンの処理終了後に復帰すべき命令のこ
   のコントロールストレージにおける格納アドレスを指示
   するアドレスをストアするアドレススタック（４）を設
   け、この指定されたサブルーチンが終了したときにこの
   アドレススタックにストアされているアドレスを前記ア
   ドレスレジスタに転送するようにしたことを特徴とする
   マイクロプログラム処理装置におけるサブルーチン処理
   方式。