KR900002436B1 - 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템 - Google Patents

컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템 Download PDF

Info

Publication number
KR900002436B1
KR900002436B1 KR1019850000968A KR850000968A KR900002436B1 KR 900002436 B1 KR900002436 B1 KR 900002436B1 KR 1019850000968 A KR1019850000968 A KR 1019850000968A KR 850000968 A KR850000968 A KR 850000968A KR 900002436 B1 KR900002436 B1 KR 900002436B1
Authority
KR
South Korea
Prior art keywords
data
register
instruction
bypass
address
Prior art date
Application number
KR1019850000968A
Other languages
English (en)
Other versions
KR850006743A (ko
Inventor
도시아끼 기다무라
유우지 오이나가
가쓰미 오오니시
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다 꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다 꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR850006743A publication Critical patent/KR850006743A/ko
Application granted granted Critical
Publication of KR900002436B1 publication Critical patent/KR900002436B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead

Abstract

내용 없음.

Description

컴퓨터의 파이프라인 처리시 바이패스 제어를 위한 시스템
제 1 도는 종래 기술의 파이프라인 흐름예의 예시도.
제 2 도는 본 발명의 실시예에 따라 컴퓨터의 파이프라인 처리시의 파이패스 제어를 위한 시스템의 간략화된 블록도.
제 3 도는 제 2 도에 표시된 시스템의 동작을 설명하기 위한 파이프라인 흐름도.
제 4 도는 본 발명의 또다른 실시예의 예시도.
제 5 도는 제 4 도에 표시된 시스템의 동작에 대한 파이프라인 흐름도.
제 6 도는 제 5 도에 표시한 파이프라인 흐름과 종래기술의 흐름사이의 차이를 설명하기 위해 제시한 종래 기술의 파이프라인 흐름도.
제 7 도는 본 발명의 또다른 실시예의 예시도.
* 도면의 주요부분에 대한 부호의 설명
911,912,913,661,662,671,672,66,67 : 선택기
921,922,923,811,812,813,814 : 바이패스레지스터
931,932,933 : 식별번호레지스터
B : 버퍼단 E : 실행단
W : 결과쓰기단 3 : 제어회로
422 내지 455, 421 내지 425 : 바이패스 유효플래그 레지스터
본 발명은 컴퓨터의 파이프라인(pipeline)처리시의 바이패스 제어를 위한 시스템에 관한 것이다.
컴퓨터의 파이프라인 처리시에, 선행명령의 실행중에 데이터를 변경시키는 레지스터가 본 명령에 의해 조회되는 경우 레지스터 간섭이 발생될 수 있다. 이러한 레지스터 간섭이 발생할 경우, 본 명령에 의한 이러한 레지스터의 조회는 데이터의 변경을 위해 선행 명령 실행의 완료 후에만 될 수 있다.
보통 파이프라인 처리시의 명령에 흐름은, 명령을 디코우드 하기 위한 디코우딩단(D), 오퍼랜드 어드레스를 계산하기 위한 어드레스 계산단(A), 오퍼랜드 어드레스를 실제어드레스로 변환시키기 위한 어드레스 변환단(T), 기억제어부에 의해 제어된 버퍼 메모리로부터 오퍼랜드를 읽기 위한 버퍼단(B)으로부터의 읽기, 계산을 실행하기 위한 실행단(E) 및 계산의 결과를 점검하고 그 결과를 쓰기 위한 결과 쓰기 단(W)으로 구성된다.
파이프라인 처리의 흐름동안 레지스터 간섭에 기인한 동작지연이 감소되도록 컴퓨터의 향상된 파이프라인 처리를 실현시키고 파이프라인 처리시에 명령실행의 제어속도를 증가시키는 것이 본발명의 목적이다. 본 발명에 의해, 다수의 처리단을 사용하고, 하나의 명령이 다수의 주기에 걸쳐 실행되며, 선행명령 실행의 종료 전에 본 명령의 실행을 기시시킴으로써 다수의 명령이 병렬로 실행되는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템이 제공된다. 이 시스템은 선행명령의 결과 데이터 및 본 명령의 소오스 데이터간의 실행을 검지하기 위한 실행 검지수단, 정상결과 쓰기기간에 앞서 선행명령의 결과 데이터에 대한 설정을 표시하기 위한 데이터설정 표시수단, 선행명령의 결과데이타 및 본 명령의 소오스 데이터간에 실행이 검지되고 본 명령의 소오스데이타에 대한 설정이 검지된 후에 이러한 소오스데이타를 필요로 하는 처리단으로 소오스데이타를 곧바로 바이패스하기 위한 소오스 데이터 바이패스 수단으로 구성된다.
제 2 도는 본 발명의 실시예에 의해 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템을 나타낸다. 제 2 도의 시스템은, 명령 레지스터(1), 레지서터 파일(2), 일치회로(3), 디코우딩 부분(41), 바이패스 유효플래그 레지스터(42), 레지스터 쓰기 어드레스 보유 레지스터(51,52,53,54 및 55) 및 쓰기 동작 부분(56)으로 구성된다. 제 2 도의 시스템은 또한 베이스 레지스터(61), 오퍼랜드 어드레스 보유 레지스터(62), 인덱스 레지스터(63), 오퍼랜드 어드레스 보유 레지스터(64), 변위 레지스터(65), 선택기(66과 67), 어드레스를 계산하기 위한 가산기/감산기(68), 메모리로부터 데이터를 읽도록 명령하기 위한 명령부(71), 계산의 실행을 명령하기 위한 명령부(72) 및 계산의 결과에 대한 쓰기를 명령하기 위한 명령부(73)로 구성된다.
본 발명의 시스템에 의해, 주기억 장치로부터 인출된 명령이 명령레지스터(1)에 기록된다. 예를들어, 이러한 명령은 명령코드(OP), 제 1 오퍼랜드(OPR1) 및 제 2 오퍼랜드(OPR2)로 구성된다. 이 명령이 로우(load)형 명령일 경우, 제 1 오퍼랜드(OPR1)는 쓰여질 오퍼랜드이고 제 1 오퍼랜드(OPR2)는 조회용 오퍼랜드이다. 제 2 도의 명령레지스터(1)에 표시된 기억명령의 경우에, 제 2 오퍼랜드(OPR2)는 인덱스레지스터번호(X2), 베이스 레지스터 번호(B2) 및 변위(D2)로 구성된다.
레지스터 파일(2)은 범용 레지스터, 플로우팅 포인트 레지스터등과 같은 것으로 구성되는 기억회로이다. 레지스터 파일(2)의 출력은 베이스 레지스터(61)와 인덱스레지스터(63)로 공급된다.
선택기(66)는 선택될 입력으로서 베이스 레지스터(61)와 오퍼랜드 어드레스 보유레지스터(62)의 출력을 수신하고 제어입력으로서 일치회로(3)의 출력을 수신하며, 선택기(67)는 선택될 입력으로서 인덱스 레지스터(63)와 오퍼랜드 어드레스 보유레지스터(64)의 출력을 수신하고 제어입력으로서 일치회로(3)의 출력을 수신한다.
가산기/감산기(68)는 선택기(66과 67)와 변위 레지스터(65)로부터 데이터를 수신하며 오퍼랜드 어드레스를 얻기 위해 수신된 데이터를 토대로 가산 또는 감산을 실행한다.
가산기/감산기(68)에 의해 계산된 오퍼랜드 어드레스는 오퍼랜드 어드레스를 저장하기 위해 레지스터(62)와(64)로 공급된다.
종래기술에서, 주기억 장치에서 가변 길이로된 오퍼랜드 어드레스의 처리를 용이하게 하기 위해 오퍼랜드 어드레스를 일시적으로 저장하거나 갱신하도록 제 2 도의 레지스터(62와 64)와 같은 오퍼랜드 어드레스 보유용 레지스터가 제공된다.
본 발명에 따른 제 2 도의 시스템에서 이러한 레지스터는 바이패스 데이터를 보유하는데 이용된다. 일치회로(3)는 선행명령의 실행결과를 기억시키는 레지스터 및 본 명령의 오퍼랜드 어드레스를 계산하는데 사용되는 레지스터 사이의 동일성을 검지한다. 선택기(66과 67)에서의 선택은 일치회로(3)의 출력에 의해 제어된다.
디코우딩 부분(41)은 명령의 명령코드를 분석하기 위한 것이다. 디코우딩 부분(41)은 선행명령이, 어드레스를 계산하기 위한 가산기/감산기(68)의 출력을 토대로 레지스터 쓰기 데이터의 계산실행을 실현시킬 수 있는 명령인가를 결정한다. 유효 플래그 레지스터(42)는 이러한 결정을 토대로 세트 또는 리세트된다.
예를들어, 명령이 로우드 어드레스(LA)명령과 같이 상대적으로 앞선 사이클에서 명령 실행 결과를 얻을 수 있는 경우 유효플래그 레지스터(42)에 유효 플래그가 세트된다. 유효플래그가 세트될 경우, 바이패스 제어 인에이블 신호는 디코우딩 부분(41)에서 일치회로(3)로 공급된다.
레지스터 쓰기 어드레스는 레지스터(51)의 A단(A1), 레지스터(52)의 T단(T1), 레지스터(53)의 B단(B1), 레지스터(54)의 E단(E1) 및 레지스터(55)의 W단(W1)으로서 기억된다. 일치회로(3)는 베이스 일치회로(31)와 인덱스 일치회로(32)로 구성된다. 베이스 일치회로(31)는 로우드 어드레스 명령의 어드레스와 같은 선행명령의 레지스터 쓰기 어드레스(A1) 및 본 명령의 I3 부분으로 표시된 베이스 수정 레지스터 어드레스 사이의 일치를 검지한다. 일치가 검지될 경우, 레지스터(62)의 데이터(레지스터 파일(2)로부터 읽혀진 데이터는 제외)는 바이패스 동작을 실행하기 위해 가산기/감산기(68)의 입력부(EA1)로 공급된다.
인덱스 일치회로(32)는 선행명령의 레지스터 쓰기 어드레스(A1) 및 본 발명의 I2 부분으로 표시된 인덱스 수정 레지스터 어드레스 사이의 일치를 검지한다. 일치가 검지될 경우, 레지스터(64)의 데이터(레지스터 파일(2)로부터 읽혀진 데이터는 제외)는 바이패스 동작을 실행하기 위해 가산기/감산기(68)의 입력부(EA2)로 공급된다.
이와 같이, 제 2 도의 시스템에서 제 3 도 (b)와 같은 최소지연을 갖은 파이프라인 흐름이 실현된다. 제 3 도 (b)에 도시된 바와 같이 동작에 필요한 시간은 제 1 도 (b)에 표시된 것보다 5사이클 및 제 1 도(c)에 표시된 것보다 4사이클 만큼 감소된다.
레지스터 쓰기 어드레스(A1)가 베이스 또는 인덱스에 일치하더라도, 바이패스 동자은 유효플래그가 유효플래그 레지스터(42)에 리세트될 경우 실행되지 않으며 정상 대기시간에 동작이 실행된다.
상기 설명에서, 로우드 어드레스(LA)명령이 어드레스 계산용 가산기/감산기(68)의 출력에 따라 레지스터 쓰기 데이터의 계산을 명령할 수 있는 명령으로서 채택된다 하더라도, 채택된 명령이 이전 사이클에서의 명령 실행결과를 얻을 수 있을 경우 다른 명령이 채택될 수 있다.
본 발명의 또 다른 실시에에 따른 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템이 제 4 도에 표시된다. 제 4 도의 시스템은 명령 레지스터(1), 레지스터파일(2), 일치회로(3), 디코우딩부분(41), 바이패스 유효 플래그 레지스터(421,422,423,424 및 425) 및 레지스터 쓰기 어드레스 보유레지스터(51,52,53,54 및 55)로 구성된다.
제 4 도의 시스템은 또한 베이스 레지스터(61), 인덱스 레지스터(63), 선택기(661,662,671 및 672), 변위레지스터(65) 및 어드레스 계산용 가산기/감산기(68)로 구성된다. 제 4 도의 시스템은 동작단에 대응하는 바이패스 레지스터(811,812,813 및 814), 선택기(821,822,823 및 824), 계산결과 기억부분(741), 계산실행부분(742) 및 메모리로부터 데이터 읽기부분(743)을 더 포함한다.
어드레스 계산용 가산기/감산기(68)는 베이스 레지스터(61), 인덱스레지스터(63), 변위레지스터(65) 및 오퍼랜드 어드레스를 보유하고 계산하기 위한 바이패스 레지스터(811,812,813 및 814)로부터의 데이터를 토대로 가산 또는 감산을 실행한다. 가산기/감산기(68)에 의해 계산된 오퍼랜드 어드레스는 메모리 어드레스용으로 사용되고 바이패스 레지스터(811,812,813 및 814)로 연속적으로 공급된다. 바이패스 레지스터의 수는 A단 후의 파이프라인단의 수와 일치한다.
일치회로(3)는 일치소자(311 내지 314 및 321 내지 324) 및 NOR게이트(331 및 341)로 구성된다. 일치소자는 명령의 베이스 수정부번(I3) 또는 인덱스 수정(I2) 및 동작단위 레지스터 쓰기 어드레스(A1 내지 E1)사이의 비교를 실행한다.
예를 들어, 일치소자(311)는 로우드 어드레스(LA)명령과 같은 선행명령의 레지스터 쓰기 어드레스(A1) 및 본 명령의 베이스 수정 어드레스(I3)사이의 일치를 검지한다. 일치가 검지될 경우, 바이패스 레지스터(811)(TBYR)의 데이터는 바이패스 동작을 하기 위한 가산기/감산기(68)의 입력부(EA1)로 공급된다.
일치소자(311 내지 314)에서 일치가 검지되지 않을 경우, 베이스 레지스터(61)의 데이터는 가산기/감산기(68)의 입력부(EA1)로 공급된다.
이와 같이, 제 4 도의 시스템에서 제 5 도에 표시된 것과 같은 최소 지연을 갖는 파이프라인 흐름이 실현된다.
본 발명의 실시예와 종래기술간의 차이를 예시하기 위해, 종래기술에 대한 파이프라인 흐름이 제 6 도에 표시되어 있다.
본 발명의 또다른 실시예가 제 7 도에 예시되어 있다. 제 7 도에 표시된 시스템은 선택기(911,912 및 913), 바이패스레지스터(921,922 및 923) 및 식별번호(931,932 및 933)로 구성된다. 제 4 도와 같은 일치회로 및 디코우딩 부분을 포함하는 제어회로는 CC로서 표시된다.
식별신호(ID)(0,1 및 2)는 버퍼단(B), 실행단(E) 및 결과 쓰기단(W)으로부터 읽기 위해 각각 바이패스 레지스터(921,922 및 923)에 할당된다. 바이패스 레지스터(811)(TBYR)로부터 레지스터(921,922 및 923)로의 데이터의 전송은 식별번호를 순서(0,1,2,0,1,0.........)적으로 변경시킴으로서 실행된다.
식별번호만이 식별번호 레지스터(931,932 및 933)에 보유된다. 이러한 식별번호는 바이패스 제어가 식별번호 레지스터내의 데이터를 기준으로 실행될 경우 레지스터를 선택하는데 사용된다.
제 7 도에 표시된 시스템에서, 레지스터 간섭이 발생할 경우, 바이패스 유효플래그 레지스터(422 내지 425)내의 대응 바이패스 유효플래그가 유효상태를 나타내고 데이터가 바이패스 레지스터에 기록된다는 전제하에, 레지스터 읽기 데이타로서 바이패스 레지스터의 데이터에 대한 바이패스 동작과 오퍼랜드 어드레스 계산이 실행되며, 따라서 파이프라인 처리를 만족스럽게 수행하게 된다.

Claims (5)

  1. 다수의 처리단(D,A,T,B,E,W)를 사용하고, 하나의 명령이 다수의 주기에 걸쳐 실행되며, 선행 명령 실행의 종료전에 본 명령의 실행을 개시시킴으로써 다수의 명령이 병렬로 실행되는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템에 있어서 : 선행명령의 결과 데이터 및 본명령의 소오스 데이터간의 간섭을 검지하기 위한 간섭 검지수단(3), 정상 결과 쓰기 주기에 앞서 선행명령의 결과 데이터에 대한 설정을 표시하기 위한 데이터 설정 표시수단(41,42) 및 선행명령의 결과 데이터와 본 명령의 소오스데이타 간에 간섭이 검지되고 본 명령의 소오스데이타에 대한 설정이 검지된 후에 이러한 소오스데이타를 필요로 하는 처리단으로 소오스데이타를 곧바로 바이패스하기 위한 소오스데이타 바이패스 수단(WAR1-SEL1-EA1, WAR2-SEL2-EA2)으로 구성되는 것을 특징으로 하는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템.
  2. 제 1 항에 있어서, 상기 처리단이 오퍼랜드 어드레스 계산단(A), 오퍼랜드 데이터 인출단(B), 계산실행단(E) 및 결과 쓰기단(W)을 포함하고, 상기 간섭 검지수단(3)이 선행명령의 실행결과가 쓰여지는 레지스터와 본 명령에 대한 어드레스 계산에 필요한 데이터가 읽혀지는 레지스터간의 간섭을 검지하는 것을 특징으로 하는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템.
  3. 제 1 항에 있어서, 상기 데이터 설정표시 수단(41,42)이 특별한 명령에서 결과 쓰기 실행 기간에 쓰여질 데이터가 어드레스 계산 실행주기에 설정되는 데이터라는 것을 표시하는 것을 특징으로 하는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템.
  4. 제 1 항에 있어서, 상기 처리단이 오퍼랜드 어드레스를 계산하기 위한 오퍼랜드 어드레스 계산회로(68) 및 상기 계산된 오퍼랜드 어드레스를 보유하기 위한 오퍼랜드 어드레스 보유회로(62,64)를 포함하며 ; 선행 명령이 오퍼랜드 어드레스 계산용 계산회로에 의해 레지스터로 쓰여질 데이터의 내용을 정할 수 있는 명령이라는 전제하에 레지스터 간섭이 컴퓨터의 파이프라인 처리시의 어드레스 계산용으로 사용된 입력데이타에 관해서 발생할 경우, 본 명령에 대한 오퍼랜드 어드레스의 계산용데이타가 바이패스를 통해 오퍼랜드 어드레스 보유회로(62,64)로부터 공급되는 식으로 제어가 실행되는 것을 특징으로 하는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템.
  5. 제 1 항에 있어서, 상기 처리단이 오퍼랜드 어드레스를 계산하기 위한 오퍼랜드 어드레스 계산회로(68) ; 상기 오퍼랜드 어드레스 계산회로에서의 계산결과가 기록되는 파이프라인단의 번호에 의존해서 번호가 부여된 다수의 바이패스 레지스터(811,812,813,814) ; 파이프라인 처리시 레지스터 간섭을 검지하는 일치회로(31,32) ; 및 상기 바이패스 레지스터의 각각에 관한 여러종류의 명령과 일치해서 바이패스 유효 플래그를 기억시키기 위한 바이패스 유효 플래그 레지스터(42)를 포함하며 ; 선행명령이 상기 오퍼랜드 어드레스 계산회로(68)로부터의 데이터 또는 기억부분으로부터 읽혀진 데이터에 의해 레지스터에 쓰여진 데이터의 내용을 정할 수 있는 명령이라는 전제하에 컴퓨터의 파이프라인 처리시의 어드레스 계산용으로 사용된 입력데이타에 관해 레지스터 간섭이 발생할 경우, 본 명령을 위한 오퍼랜드 어드레스 계산시에 베이스 수정 또는 인덱스 수정을 위한 데이터가 바이패스를 통해 상기 바이패스 레지스터로부터 공급되는 식으로 제어가 실행되는 것을 특징으로 하는 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템.
KR1019850000968A 1984-02-24 1985-02-16 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템 KR900002436B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59-034056 1984-02-24
JP59034056A JPS60178539A (ja) 1984-02-24 1984-02-24 情報処理装置におけるバイパス制御方式
JP59-034057 1984-02-24

Publications (2)

Publication Number Publication Date
KR850006743A KR850006743A (ko) 1985-10-16
KR900002436B1 true KR900002436B1 (ko) 1990-04-14

Family

ID=12403616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850000968A KR900002436B1 (ko) 1984-02-24 1985-02-16 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템

Country Status (2)

Country Link
JP (1) JPS60178539A (ko)
KR (1) KR900002436B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752390B2 (ja) * 1985-05-07 1995-06-05 株式会社日立製作所 命令処理装置
JPH0823820B2 (ja) * 1985-10-23 1996-03-06 富士通株式会社 アドレス・オーバラップ・チェック処理装置
JP3445535B2 (ja) * 1999-09-24 2003-09-08 株式会社東芝 バイパス制御回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114338A (ko) * 1973-02-28 1974-10-31
JPS5041442A (ko) * 1973-08-16 1975-04-15
JPS57114948A (en) * 1980-12-31 1982-07-17 Fujitsu Ltd Register advanced control system

Also Published As

Publication number Publication date
JPS60178539A (ja) 1985-09-12
KR850006743A (ko) 1985-10-16

Similar Documents

Publication Publication Date Title
US5043868A (en) System for by-pass control in pipeline operation of computer
US6233670B1 (en) Superscalar processor with direct result bypass between execution units having comparators in execution units for comparing operand and result addresses and activating result bypassing
EP0135844B1 (en) A data processor with a branch target instruction storage
US4827402A (en) Branch advanced control apparatus for advanced control of a branch instruction in a data processing system
EP0213842A2 (en) Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
US4967350A (en) Pipelined vector processor for executing recursive instructions
US6145074A (en) Selecting register or previous instruction result bypass as source operand path based on bypass specifier field in succeeding instruction
EP0094535B1 (en) Pipe-line data processing system
US4758949A (en) Information processing apparatus
KR900002436B1 (ko) 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템
US5287483A (en) Prefetched operand storing system for an information processor
KR100241970B1 (ko) 파이프라인 처리를 수행하는 데이터 처리 장치
US5457645A (en) Pattern recognition system including a circuit for detecting maximum or minimum data elements which determines the standard pattern closest to the input pattern
JPH0552534B2 (ko)
US5396640A (en) Boosting method and apparatus in a parallel computer
US4929938A (en) Area searching system
JP2667851B2 (ja) 情報処理装置
JPS6232508B2 (ko)
JP2685713B2 (ja) データ処理装置
JPH0238966B2 (ko)
JPH07191911A (ja) アドレス変換装置及びマイクロプロセッサ算出方法
JPH0248733A (ja) 情報処理装置
JPH05189233A (ja) 分岐命令制御回路
JPH03119424A (ja) 情報処理方式及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010404

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee