JPS6010337A - マイクロ命令制御装置 - Google Patents
マイクロ命令制御装置Info
- Publication number
- JPS6010337A JPS6010337A JP11901783A JP11901783A JPS6010337A JP S6010337 A JPS6010337 A JP S6010337A JP 11901783 A JP11901783 A JP 11901783A JP 11901783 A JP11901783 A JP 11901783A JP S6010337 A JPS6010337 A JP S6010337A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- data
- stored
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/265—Microinstruction selection based on results of processing by address selection on input of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、計算機システム内で行なわれる種々の処理に
おいて特に常用する基本的な処理をピッｌ゛列によって
プログラム化したマイクロ命令制御装置に関する。
おいて特に常用する基本的な処理をピッｌ゛列によって
プログラム化したマイクロ命令制御装置に関する。
（２） 技術の背景
一般に引算機システムは所定のプログラムに従って演算
処理を行なうものであるが、その演算処理が複雑になる
につれてプログラムも膨大なものとなる。
処理を行なうものであるが、その演算処理が複雑になる
につれてプログラムも膨大なものとなる。
一方、該演算処理において特に常用する基本的な処理を
ビット列ににってプログラム化すると共に、このピッ］
−列から成るマイクロ命令を計算機システム内の制御記
憶部に前もって記憶しておき、ｈｉ算機システムの演算
処理の過程で必要に応じて上記制御記憶部から順次マイ
クロ命令を読み出し、このマイクロ命令に基づく処理の
積み重ねによって全体の処理を行うという方式がある。
ビット列ににってプログラム化すると共に、このピッ］
−列から成るマイクロ命令を計算機システム内の制御記
憶部に前もって記憶しておき、ｈｉ算機システムの演算
処理の過程で必要に応じて上記制御記憶部から順次マイ
クロ命令を読み出し、このマイクロ命令に基づく処理の
積み重ねによって全体の処理を行うという方式がある。
このような方式に従えば、演算処理が複雑になってもプ
ログラムが膨大になることが妨げ、ソフトウェアの負担
が軽減されるようになる。
ログラムが膨大になることが妨げ、ソフトウェアの負担
が軽減されるようになる。
ところで、このマイクロ命令を使用する方式では、近年
、情報量を減少させることなくマイクロ命令を更に短縮
して、上記制御記憶部の容量を節約することが望まれて
いる。
、情報量を減少させることなくマイクロ命令を更に短縮
して、上記制御記憶部の容量を節約することが望まれて
いる。
（３） 従来技術と問題点
従来のマイクロ命令は、例えば第１図に示すように、外
部（ハードウェア）の処理を指定する制御指定部■と、
次に実行すべきマイクロ命令の制御記憶部にお【プるア
ドレスを指定するアドレス指定部■とから成り、このア
ドレス指定部■が固定的、例えばマイクロ命令の終了部
分に設けられていた。そして、このようなマイクロ命令
に従う処理は、第２図に示すように、アドレスＡに記憶
されていたマイクロ命令の処理が帝用すると、当該マイ
クロ命令のアドレス指定部０によって指定されたアドレ
スＢに対応するマイクロ命令に従う処理が開始し、この
処理が最終すると、当該マイクロ命令のアドレス指定部
■によって指定されたアドレスＣに対応するマイクロ命
令に従う処理が開始するようになり、このようにして順
次各マイクロ命令に従う処理を行なうようにしている。
部（ハードウェア）の処理を指定する制御指定部■と、
次に実行すべきマイクロ命令の制御記憶部にお【プるア
ドレスを指定するアドレス指定部■とから成り、このア
ドレス指定部■が固定的、例えばマイクロ命令の終了部
分に設けられていた。そして、このようなマイクロ命令
に従う処理は、第２図に示すように、アドレスＡに記憶
されていたマイクロ命令の処理が帝用すると、当該マイ
クロ命令のアドレス指定部０によって指定されたアドレ
スＢに対応するマイクロ命令に従う処理が開始し、この
処理が最終すると、当該マイクロ命令のアドレス指定部
■によって指定されたアドレスＣに対応するマイクロ命
令に従う処理が開始するようになり、このようにして順
次各マイクロ命令に従う処理を行なうようにしている。
ところで、一般にマイクロ命令の制御指定部■は数１０
ビットのピッ１〜列で構成されているが、この制御指定
部■をずぺて使用することはまれであり、通常、第２図
の斜線部で示すように、制御指定部■の一部が使用され
るにとどまっていた。そのため、多くのマイクロ命令に
おいて、その未使用部分が無駄になるという問題があっ
た。
ビットのピッ１〜列で構成されているが、この制御指定
部■をずぺて使用することはまれであり、通常、第２図
の斜線部で示すように、制御指定部■の一部が使用され
るにとどまっていた。そのため、多くのマイクロ命令に
おいて、その未使用部分が無駄になるという問題があっ
た。
（４）発明の目的
本発明は上記の点に鑑み、制御指定部を有効に利用する
ことにより、情報量を減少させることなく、更に短縮し
たマイクロ命令制御装置を提供することを目的としてい
る。
ことにより、情報量を減少させることなく、更に短縮し
たマイクロ命令制御装置を提供することを目的としてい
る。
（５） 発明の構成
そして、上記目的を達成するため、本発明は、制御記憶
部の所定アドレスに順次記憶されたマイクロ命令に於い
て、次に実行すべきマイクロ命令のアドレスデータの少
なくとも一部を指定する部分を未使用のビット位置に設
けると共に、該ビット位置を指定する手段を設【プるよ
うにしたものである。
部の所定アドレスに順次記憶されたマイクロ命令に於い
て、次に実行すべきマイクロ命令のアドレスデータの少
なくとも一部を指定する部分を未使用のビット位置に設
けると共に、該ビット位置を指定する手段を設【プるよ
うにしたものである。
（６）発明の実施例
以下本発明の実施例を図面に基づいて説明する。
第３図は本発明の一実施例を示す説明図である。
同図において、マイクロ命令全体は、第１図に示した場
合の制御指定部■に相当するものである。
合の制御指定部■に相当するものである。
そしてＸ及びＹは次に実行すべきマイクロ命令のアドレ
スデータが位置すべき部分であり、例えば、外部処理の
指定によってＸが使用されていれば、アドレスデータは
Ｙに入ることになる。そして、２は上記アドレスデータ
が入っているのが、Ｘの部分かＹの部分かを指定するビ
ット位置であり、例えば、７が１１０１１であれば、上
記アドレスデータがＸに入っていることを示し、１１１
Ｉ＋であれば、上記アドレスデータがＹに入っている
ことを示す。
スデータが位置すべき部分であり、例えば、外部処理の
指定によってＸが使用されていれば、アドレスデータは
Ｙに入ることになる。そして、２は上記アドレスデータ
が入っているのが、Ｘの部分かＹの部分かを指定するビ
ット位置であり、例えば、７が１１０１１であれば、上
記アドレスデータがＸに入っていることを示し、１１１
Ｉ＋であれば、上記アドレスデータがＹに入っている
ことを示す。
第４図は第３図に示したマイクロ命令を制御記憶部から
順次読み出す装置の一例を示したブロック図である。
順次読み出す装置の一例を示したブロック図である。
同図において、１は制御記憶部であり、第３図に示ブマ
イクロ命令をアドレスと対応づけて記憶している。２は
、制御記憶部１から読み出されるマイクロ命令を格納す
るレジスタ、３はレジスタ２に格納されたマイクロ命令
にお【プるＸ部分、及びＹ部分のビットデータと共に７
部分のビットが入力し、７部分の゛０°′又は１″のビ
ットデータによってＸ部分又はＹ部分のピ゛ツｊ・デー
タをアドレス指定データとして制御記憶部１に出力する
セレクタである。
イクロ命令をアドレスと対応づけて記憶している。２は
、制御記憶部１から読み出されるマイクロ命令を格納す
るレジスタ、３はレジスタ２に格納されたマイクロ命令
にお【プるＸ部分、及びＹ部分のビットデータと共に７
部分のビットが入力し、７部分の゛０°′又は１″のビ
ットデータによってＸ部分又はＹ部分のピ゛ツｊ・デー
タをアドレス指定データとして制御記憶部１に出力する
セレクタである。
尚、セレクタ３には他のビットデータが入力するように
なっており（Ｏ）、これは、例えば、計算機システムが
所定のマイクロ命令を実行する際に、サブルーチンに移
行する場合、このザブルーチンに対応したマイクロ命令
のアドレスを指定するピッ］・データとして使用され、
その選択は端子＠からの入力データによって行なわれる
ようになっている。
なっており（Ｏ）、これは、例えば、計算機システムが
所定のマイクロ命令を実行する際に、サブルーチンに移
行する場合、このザブルーチンに対応したマイクロ命令
のアドレスを指定するピッ］・データとして使用され、
その選択は端子＠からの入力データによって行なわれる
ようになっている。
次に第４図に示す装置の作動を説明する。
まず、制御記憶部１のアドレスＡに記憶してあったマイ
クロ命令が、レジスタ２に格納されると、計算機システ
ムは、このマイクロ命令の制御指定情報（第５図におけ
る斜線部）に従って処理を行ない、この処理が終了する
タイミングで、セレクタ３に７部分の′１゛′が入力す
る。すると、セレクタ３はこのマイクロ命令のＹ部分、
すなわちビットデータＢをアドレス指定データとして制
御記憶部１に出力し、制御記憶部１からアドレスＢに記
憶しであるマイクロ命令がレジスタ２に格納される。次
いで、このマイクロ命令の制御指定情報（第５図におけ
る斜線部）に従って処理が終了リーると、前記同様セレ
クタ３に７部分のＩＩ ＯＩＩが入力すると共に、この
セレクタ３はマイクロ命令のＸ部分、すなわちビットデ
ータＣをアドレス指定データとして制御記憶部１に出力
し、制御記憶部１からアドレスＣに記憶しであるマイク
ロ命令がレジスタ２に格納される。以後、レジスタ２に
格納されたマイクロ命令に基づく処理が終了するごとに
そのマイクロ命令の７部分のビットがセレクタ３に入力
し、そのビットに応じてＸ部分又はＹ部分のピッ１へデ
ータがアドレス指定データとして制御記憶部１に入力し
、次のマイクロ命令の読み出し作動が行なわれる。
クロ命令が、レジスタ２に格納されると、計算機システ
ムは、このマイクロ命令の制御指定情報（第５図におけ
る斜線部）に従って処理を行ない、この処理が終了する
タイミングで、セレクタ３に７部分の′１゛′が入力す
る。すると、セレクタ３はこのマイクロ命令のＹ部分、
すなわちビットデータＢをアドレス指定データとして制
御記憶部１に出力し、制御記憶部１からアドレスＢに記
憶しであるマイクロ命令がレジスタ２に格納される。次
いで、このマイクロ命令の制御指定情報（第５図におけ
る斜線部）に従って処理が終了リーると、前記同様セレ
クタ３に７部分のＩＩ ＯＩＩが入力すると共に、この
セレクタ３はマイクロ命令のＸ部分、すなわちビットデ
ータＣをアドレス指定データとして制御記憶部１に出力
し、制御記憶部１からアドレスＣに記憶しであるマイク
ロ命令がレジスタ２に格納される。以後、レジスタ２に
格納されたマイクロ命令に基づく処理が終了するごとに
そのマイクロ命令の７部分のビットがセレクタ３に入力
し、そのビットに応じてＸ部分又はＹ部分のピッ１へデ
ータがアドレス指定データとして制御記憶部１に入力し
、次のマイクロ命令の読み出し作動が行なわれる。
このように、本実施例では、各マイクロ命令中に、次に
実行すべきマイクロ命令のアドレスデータが位置すべき
部分を２か所設け、この２か所のうち外部処理の指定に
使用しなかった部分に、アドレスデータを入れるように
し、更にこのアドレスデータが入った部分を指定するビ
ットを設けるようにしたため、第１図に示すように固定
的に設けたアドレス指定部■のビット数だけマイクロ命
令が短縮できる。また、アドレスデータが位置すべき部
分を更に増加させ、それに応じてその指定ビットを設け
れば、更にマイクロ命令が有効に使用できるようになる
。
実行すべきマイクロ命令のアドレスデータが位置すべき
部分を２か所設け、この２か所のうち外部処理の指定に
使用しなかった部分に、アドレスデータを入れるように
し、更にこのアドレスデータが入った部分を指定するビ
ットを設けるようにしたため、第１図に示すように固定
的に設けたアドレス指定部■のビット数だけマイクロ命
令が短縮できる。また、アドレスデータが位置すべき部
分を更に増加させ、それに応じてその指定ビットを設け
れば、更にマイクロ命令が有効に使用できるようになる
。
第６図は本発明の他の実施例を示す説明図であり、この
例では、次に実行すべきマイクロ命令のアドレスデータ
を２分割して、当該マイクロ命令に入れた場合のもので
ある。
例では、次に実行すべきマイクロ命令のアドレスデータ
を２分割して、当該マイクロ命令に入れた場合のもので
ある。
同図において、このマイクロ命令は、第１図に示すもの
と同様に、制御指定部■とアドレス指定部■とから構成
されるものである。ここで、アドレス指定部■（すなわ
ちＷ部分）には、次に実行すべきマイクロ命令のアドレ
スデータの下位部分が入れてあり、そのアドレスデータ
の上位部分は制御指定部■の使用していないＸ部分又は
Ｙ部分に入れるようにしている。そして、Ｚのビット位
置には第３図に示した例と同じように、上記アドレスデ
ータの上位部分がＸ部分かＹ部分かを指定するビットデ
ータが入っており、例えばそのピッ１−データが０′′
であれば、Ｘ部分、１１１ ＩＩであればＹ部分に当該
アドレスデータの上位弁部が入っていることを示す。
と同様に、制御指定部■とアドレス指定部■とから構成
されるものである。ここで、アドレス指定部■（すなわ
ちＷ部分）には、次に実行すべきマイクロ命令のアドレ
スデータの下位部分が入れてあり、そのアドレスデータ
の上位部分は制御指定部■の使用していないＸ部分又は
Ｙ部分に入れるようにしている。そして、Ｚのビット位
置には第３図に示した例と同じように、上記アドレスデ
ータの上位部分がＸ部分かＹ部分かを指定するビットデ
ータが入っており、例えばそのピッ１−データが０′′
であれば、Ｘ部分、１１１ ＩＩであればＹ部分に当該
アドレスデータの上位弁部が入っていることを示す。
第７図は第６図に示したマイクロ命令を制御記憶部から
順次読み出す装置の一例を示したブロック図であり、こ
の例では、計算機システムにおける所定の処理に使用さ
れるマイクロ命令を制御記憶部の近接したアドレスに記
憶した（いわゆるモジュール化）場合を示している。
順次読み出す装置の一例を示したブロック図であり、こ
の例では、計算機システムにおける所定の処理に使用さ
れるマイクロ命令を制御記憶部の近接したアドレスに記
憶した（いわゆるモジュール化）場合を示している。
同図において、４は第６図に示すような各マイクロ命令
をモジュール化して記憶した制御記憶部である５は制御
記憶部４から読み出されるマイクロ命令を格納するレジ
スタ、６はレジスタ５に格納されたマイクロ命令におけ
るＷ部分のピッＩ−データが入ツクし、このごットデー
タをアドレス指定データの下位部分として制御記憶部４
に出力する第１のセレクタ、７はレジスタ５に格納され
たマイクロ命令におけるＸ部分及びＹ部分のビットデー
タと共に７部分のビットが入力し、７部分の１１０１＋
又は′１″のピッ１〜データによってＸ部分又はＹ部分
のピッ１〜データをアドレス指定データの上位部分とし
て制御記憶部１に出力する第２のセレクタである。
をモジュール化して記憶した制御記憶部である５は制御
記憶部４から読み出されるマイクロ命令を格納するレジ
スタ、６はレジスタ５に格納されたマイクロ命令におけ
るＷ部分のピッＩ−データが入ツクし、このごットデー
タをアドレス指定データの下位部分として制御記憶部４
に出力する第１のセレクタ、７はレジスタ５に格納され
たマイクロ命令におけるＸ部分及びＹ部分のビットデー
タと共に７部分のビットが入力し、７部分の１１０１＋
又は′１″のピッ１〜データによってＸ部分又はＹ部分
のピッ１〜データをアドレス指定データの上位部分とし
て制御記憶部１に出力する第２のセレクタである。
尚、第２のセレクタ７は、順次アドレス指定する際に、
そのアドレス指定データが同一である場合はそのアドレ
ス指定データを保持する機能を有する。
そのアドレス指定データが同一である場合はそのアドレ
ス指定データを保持する機能を有する。
このような装置によれば、制御記憶部４から読み出され
てレジスタ５に格納されたマイクロ命令に従う処理が終
了づると、このマイクロ命令のＸ部分又はＹ部分のビッ
トデータと、Ｗ部分のビットデータとによって次のマイ
クロ命令のアドレスデータが構成され、そのアドレスデ
ータによって指定されるマイクロ命令が制御記憶部４か
ら読み出される。そして、制御記憶部４内のマイクロ命
令がモジュール化されているため、次に実行すべきマイ
クロ命令のアドレスが近接する場合は、第２のセレクタ
７はその時のアドレス指定データを保持することになり
、その場合は、レジスタ５に格納されたマイクロ命令の
Ｗ部分に基づくアドレス指定データ（全体の下位部分）
と、第２のセレクタ７に保持されたアドレス指定データ
（全体の上位部分）とによって全体のアドレス指定デー
タを構成し、そのアドレスデータによって制御記憶部４
のマイクロ命令を読み出す。
てレジスタ５に格納されたマイクロ命令に従う処理が終
了づると、このマイクロ命令のＸ部分又はＹ部分のビッ
トデータと、Ｗ部分のビットデータとによって次のマイ
クロ命令のアドレスデータが構成され、そのアドレスデ
ータによって指定されるマイクロ命令が制御記憶部４か
ら読み出される。そして、制御記憶部４内のマイクロ命
令がモジュール化されているため、次に実行すべきマイ
クロ命令のアドレスが近接する場合は、第２のセレクタ
７はその時のアドレス指定データを保持することになり
、その場合は、レジスタ５に格納されたマイクロ命令の
Ｗ部分に基づくアドレス指定データ（全体の下位部分）
と、第２のセレクタ７に保持されたアドレス指定データ
（全体の上位部分）とによって全体のアドレス指定デー
タを構成し、そのアドレスデータによって制御記憶部４
のマイクロ命令を読み出す。
このようにマイクロ命令をモジュール化して制御記憶部
４に記憶しておけば、モジュール化したマイクロ命令の
ほとんどは、次に実行すべきマイクロ命令アドレスデー
タの上位部分を入れたＸ部分とＹ部分、及びその部分を
指定する７部分は必要なくなり、それらの部分が他の処
理命令に割り当てることができることから、マイクロ命
令の利用性が向上する。
４に記憶しておけば、モジュール化したマイクロ命令の
ほとんどは、次に実行すべきマイクロ命令アドレスデー
タの上位部分を入れたＸ部分とＹ部分、及びその部分を
指定する７部分は必要なくなり、それらの部分が他の処
理命令に割り当てることができることから、マイクロ命
令の利用性が向上する。
上記のように本実施例では、各マイクロ命令中に、次に
実行すべきマイクロ命令のアドレスデータの上位部分が
位置すべき部分を２か所設け、この２か所のうち、外部
処理の指定に使用しなかった部分に、アドレスデータ（
上位部分）を入れるようにし、更にこのアドレスデータ
（上位部分）が入った部分を指定するビットを設けるよ
うにしたため、固定的に設けなければならないアドレス
指定部■のビット数が第１図に示した場合に比べて減少
づることになり、その結果、マイクロ命令を短縮するこ
とができる。
実行すべきマイクロ命令のアドレスデータの上位部分が
位置すべき部分を２か所設け、この２か所のうち、外部
処理の指定に使用しなかった部分に、アドレスデータ（
上位部分）を入れるようにし、更にこのアドレスデータ
（上位部分）が入った部分を指定するビットを設けるよ
うにしたため、固定的に設けなければならないアドレス
指定部■のビット数が第１図に示した場合に比べて減少
づることになり、その結果、マイクロ命令を短縮するこ
とができる。
（７） 発明の効果
以上詳細に説明したように、本発明によれば、次に実行
すべきマイクロ命令のアドレスデータの少なくとも一部
を未使用のビット位置に入れられるようになるため、固
定的に設けなければならない該アドレスデータを入れる
べぎ部分のピット数が従来のものに比べて少なくなり、
マイクロ命令の短縮化を図ることができる。
すべきマイクロ命令のアドレスデータの少なくとも一部
を未使用のビット位置に入れられるようになるため、固
定的に設けなければならない該アドレスデータを入れる
べぎ部分のピット数が従来のものに比べて少なくなり、
マイクロ命令の短縮化を図ることができる。
第１図は従来のマイクロ命令の構成の一例を示す説明図
、第２図は第１図に示１マイクロ命令の内容の一例を示
す説明図、第３図は本発明の一実施例を示す説明図、−
第４図は第３図に示したマイクロ命令を制御記憶部から
順次読み出す装置の一例を示づブロック図、第５図は第
３図に示すマイクロ命令の内容の一例を示す説明図、第
６図は本発明の他の実施例を示１−説明図、第７図は第
６図に示したマイクロ命令を制御記憶部から順次読み出
す装置の一例を示づ一ブロック図である。 １．４・・・制御記憶部 ２，５・・・レジスタ３・・
・セレクタ ６・・・第１のセレクタ７・・・第２のセ
レクタ ハ 特許出願人 富 士 通 株 式 会 社第１９ ■ ■ 第２図 ■ ■ 第３図 ■ 第４図 第５１１（！
、第２図は第１図に示１マイクロ命令の内容の一例を示
す説明図、第３図は本発明の一実施例を示す説明図、−
第４図は第３図に示したマイクロ命令を制御記憶部から
順次読み出す装置の一例を示づブロック図、第５図は第
３図に示すマイクロ命令の内容の一例を示す説明図、第
６図は本発明の他の実施例を示１−説明図、第７図は第
６図に示したマイクロ命令を制御記憶部から順次読み出
す装置の一例を示づ一ブロック図である。 １．４・・・制御記憶部 ２，５・・・レジスタ３・・
・セレクタ ６・・・第１のセレクタ７・・・第２のセ
レクタ ハ 特許出願人 富 士 通 株 式 会 社第１９ ■ ■ 第２図 ■ ■ 第３図 ■ 第４図 第５１１（！
Claims (1)
- 【特許請求の範囲】 （］） 制御記憶部の所定アドレスに順次記憶されたマ
イクロ命令に於いて、次に実行すべきマイクロ命令のア
ドレスデータの少なくとも一部を指定する部分を未使用
のピッ１ル位置に設けると共に、該ビット位置を指定す
る手段を設けたことを特徴とするマイクロ命令制御装置
。 （２） 次に実行すべきマイクロ命令のアドレスデータ
の分割した上位部分を指定づる部分を上記未使用のヒツ
ト位置に説けたことを特徴とする特許請求の範囲第１項
記載のマイクロ命令制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11901783A JPS6010337A (ja) | 1983-06-30 | 1983-06-30 | マイクロ命令制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11901783A JPS6010337A (ja) | 1983-06-30 | 1983-06-30 | マイクロ命令制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010337A true JPS6010337A (ja) | 1985-01-19 |
Family
ID=14750920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11901783A Pending JPS6010337A (ja) | 1983-06-30 | 1983-06-30 | マイクロ命令制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010337A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0284327A2 (en) * | 1987-03-27 | 1988-09-28 | Tandem Computers Incorporated | Shared micro-ram with micro-rom linking |
| JPH0351453U (ja) * | 1989-09-25 | 1991-05-20 |
-
1983
- 1983-06-30 JP JP11901783A patent/JPS6010337A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0284327A2 (en) * | 1987-03-27 | 1988-09-28 | Tandem Computers Incorporated | Shared micro-ram with micro-rom linking |
| JPH0351453U (ja) * | 1989-09-25 | 1991-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3979729A (en) | Microprogram unit for a data processor | |
| JPH03233630A (ja) | 情報処理装置 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH0298707A (ja) | プログラマブルコントローラ | |
| JPS6010337A (ja) | マイクロ命令制御装置 | |
| JPH05297911A (ja) | シーケンスコントローラ用シーケンス制御回路 | |
| JP3793246B2 (ja) | 位置決めシステム | |
| JPH04108201U (ja) | プログラマブルコントローラのプログラミング装置 | |
| JPH0272430A (ja) | 演算処理装置 | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPH02196305A (ja) | プログラマブルコントローラのプログラム編集方式 | |
| JPS6238746B2 (ja) | ||
| JPS63214806A (ja) | プログラマブル・コントロ−ラ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JP2000056991A (ja) | マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法 | |
| JPS61272856A (ja) | プロセツサ制御方式 | |
| JPH06309283A (ja) | 電子計算機 | |
| JPS6230649B2 (ja) | ||
| JPS61165148A (ja) | テ−ブルアクセス命令方式 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS63244133A (ja) | 制御プログラムの格納方式 | |
| JPS62286133A (ja) | ソフトウエア試験用エミユレ−タ | |
| JPH03141402A (ja) | ユーザプログラムの処理方法および装置 |