JPH0298707A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0298707A JPH0298707A JP63249843A JP24984388A JPH0298707A JP H0298707 A JPH0298707 A JP H0298707A JP 63249843 A JP63249843 A JP 63249843A JP 24984388 A JP24984388 A JP 24984388A JP H0298707 A JPH0298707 A JP H0298707A
- Authority
- JP
- Japan
- Prior art keywords
- operand
- data
- numerical
- access
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的）
（産業上の利用分野）
本発明はプログラマブルコントローラの改良に係り、特
に数値演算命令を含むシーケンスプログラムの数値演算
実行を高速に行い得るようにしたプログラマブルコント
ローラに関する。
に数値演算命令を含むシーケンスプログラムの数値演算
実行を高速に行い得るようにしたプログラマブルコント
ローラに関する。
（従来の技術）
プログラマブルコントローラにおｔプる従来の数値演ｎ
処理部の主要部を第４図に示す。第４図において、プロ
グラムメモリ４とデータメモリ５と数値演算プロセッサ
１は共通のアドレスバス６及びデータバス７により接続
されている。
処理部の主要部を第４図に示す。第４図において、プロ
グラムメモリ４とデータメモリ５と数値演算プロセッサ
１は共通のアドレスバス６及びデータバス７により接続
されている。
プログラムメモリ４は、第５図に示すように命令部４Ａ
及びオペランド部４Ｂからなるシーケンス命令群を格納
するものである。
及びオペランド部４Ｂからなるシーケンス命令群を格納
するものである。
データメモリ５は、プロセス入出力データ、内部出力等
の演算データを格納するものである。
の演算データを格納するものである。
数値演算プロセッサ１は、シーケンス命令において数値
演算命令コードを読み出した時に起動され、該当する数
値演算命令の実行開始状態となる。
演算命令コードを読み出した時に起動され、該当する数
値演算命令の実行開始状態となる。
ところで、数値演算命令は、プログラムメＬす４にａ３
いて第６図に示すような形で格納され、オペランドの、
オペランド■のデータより該当する演算を行い、結果を
オペランド０にセラ１〜する処理とすることが多い。
いて第６図に示すような形で格納され、オペランドの、
オペランド■のデータより該当する演算を行い、結果を
オペランド０にセラ１〜する処理とすることが多い。
この場合、数値演算プロセッサ１が行う処理は、第２図
０に示すように、プログラムメモリ４からオペランド■
のアドレスをリードし、その値に基いてデータメー［す
５から、オペランドのデータをリードする。
０に示すように、プログラムメモリ４からオペランド■
のアドレスをリードし、その値に基いてデータメー［す
５から、オペランドのデータをリードする。
同様にオペランド■データをリードする。
次に、オペランドデータと、オペランド■データより演
等を行い、最後に、プログラムメモリ４からオペランド
Ｏのアドレスをリードし、その値に塁いてデータメモリ
５に演紳結宋を、オペランド０にライトする。
等を行い、最後に、プログラムメモリ４からオペランド
Ｏのアドレスをリードし、その値に塁いてデータメモリ
５に演紳結宋を、オペランド０にライトする。
（発明が解決しようとする課題）
上述のように、従来のプログラマブルコンミルローラで
は、数値演算処理を行う場合１、オペランドデータのア
クセス処理が順次シリアルに実行されるので処理時間が
長くなりシーケンス命令の演算実行を高速に行えないと
いう問題があった。
は、数値演算処理を行う場合１、オペランドデータのア
クセス処理が順次シリアルに実行されるので処理時間が
長くなりシーケンス命令の演算実行を高速に行えないと
いう問題があった。
本発明の目的は、ロス時間を少なくしてシーケンス命令
の高速演算実行を行うことが可能なプログラマブルコン
トローラを提供することにある。
の高速演算実行を行うことが可能なプログラマブルコン
トローラを提供することにある。
（課題を解決するための手段）
上記の目的を達成するために本発明のプログラマブルコ
ントローラは、命令部とオペランド部からなるシーケン
ス命令群を格納するプログラムメモリ４と、プロセス入
出力データ、内部出力等の演算データを格納するデータ
メモリ５とプログラムメモリのアドレスを指示するプロ
グラムカウンタ３と、プログラムメモリ４の、オペラン
ドアドレス部を保持する保持レジスタ２と、シーケンス
命令において数値演算命令が読み出された時に起動され
、プログラムカウンタ３のインクリメント操作と保持レ
ジスタ２の内容更新操作の機能を持ち、前記保持レジス
タの内容をアドレスとしてデータメモリ５のアクセスを
し数値演算命令を処理する数値演咋プロセッサ１とから
構成している。
ントローラは、命令部とオペランド部からなるシーケン
ス命令群を格納するプログラムメモリ４と、プロセス入
出力データ、内部出力等の演算データを格納するデータ
メモリ５とプログラムメモリのアドレスを指示するプロ
グラムカウンタ３と、プログラムメモリ４の、オペラン
ドアドレス部を保持する保持レジスタ２と、シーケンス
命令において数値演算命令が読み出された時に起動され
、プログラムカウンタ３のインクリメント操作と保持レ
ジスタ２の内容更新操作の機能を持ち、前記保持レジス
タの内容をアドレスとしてデータメモリ５のアクセスを
し数値演算命令を処理する数値演咋プロセッサ１とから
構成している。
（作 用）
上記構成において、保持レジスタ２にはプログラムメモ
リ４から読み出されたシーケンス命令の、オペランド部
が保持されデータメ［す５に対して演算データのアクレ
スを行うためのアドレスとなる。また、上記演算データ
のアクセス時に、プログラムカウンタの更新をすること
によりプログラムメモリ４から次のオペランド部のアク
セスを行うためのＵＮ 協を完了させる。これにより、
オペランドデータと次オペランドアドレスとを同時に７
クレスすることができ、数値演算命令のオペランドデー
タを連続してアクセスすることが可能となり、シーケン
ス命令の高速演算を実行可能としたプログラマブルコン
トローラを１ｑることかできる。
リ４から読み出されたシーケンス命令の、オペランド部
が保持されデータメ［す５に対して演算データのアクレ
スを行うためのアドレスとなる。また、上記演算データ
のアクセス時に、プログラムカウンタの更新をすること
によりプログラムメモリ４から次のオペランド部のアク
セスを行うためのＵＮ 協を完了させる。これにより、
オペランドデータと次オペランドアドレスとを同時に７
クレスすることができ、数値演算命令のオペランドデー
タを連続してアクセスすることが可能となり、シーケン
ス命令の高速演算を実行可能としたプログラマブルコン
トローラを１ｑることかできる。
（実施例）
以下、本発明の第１図に示す一実施例を用いて詳細に説
明する。
明する。
本実施例は、プログラムメモリ４と、データメモリ５と
、プログラムカウンタ３と、保持レジメタ２と、数値演
算プロセッサ１とで構成され、プログラムカウンタ３と
プログラムメモリ４はプログラムアドレスバス６−１で
接続され、プログラムメモリ４と保持レジスタ２はプロ
グラムデータバス７−１で接続され、保持レジスタ２と
データメモリ５と数値演算プロセッサ１とは、オペラン
ドアドレスバス６−２で接続され、データメ［す５と数
値演算プロセッサはオペランドデータバス７−２で接続
されている。
、プログラムカウンタ３と、保持レジメタ２と、数値演
算プロセッサ１とで構成され、プログラムカウンタ３と
プログラムメモリ４はプログラムアドレスバス６−１で
接続され、プログラムメモリ４と保持レジスタ２はプロ
グラムデータバス７−１で接続され、保持レジスタ２と
データメモリ５と数値演算プロセッサ１とは、オペラン
ドアドレスバス６−２で接続され、データメ［す５と数
値演算プロセッサはオペランドデータバス７−２で接続
されている。
数値演算プロセッサ１は、シーケンス命令において数値
演算命令コードを読み出した時に起動され、該当する数
値演算命令の実行開始状態となる。
演算命令コードを読み出した時に起動され、該当する数
値演算命令の実行開始状態となる。
数値演算プロセッサ１の作用を第６図に示Ｖ数値演算命
令を例として説明する。通常のシーケンス処理において
、図示しないシーケンス処理プロセラ１すによりプログ
ラムカウンタ３はインクリメントされ、数値演算プロセ
ッサが起動した時点でプログラムカウンタ３の内容は次
のプログラムアドレスｎ＋１となる。（なお、数値演瞠
命令コードが読み出されたとき、そのオペランド部の命
令種別が保持レジスタにラッチされ、数値演算プロセッ
サが起動すると直ちにバス６−２を介して命令種別が数
値演算プロセッサ１に読み込まれる。）数値演算ブロセ
ッザ１は、保持レジスタ２に対してオペランドアクセス
の取込みを指令した後、プログラムカウンタ３に対して
インクリメン１へを指令すると同時に保持レジスタ２の
内容をアドレスとしてデータメモリ５中のオペランドの
データをリードする。以下、同様に、オペランドアクセ
スをリードした後、オペランドのと■のデータに基ぎ演
算を行う。
令を例として説明する。通常のシーケンス処理において
、図示しないシーケンス処理プロセラ１すによりプログ
ラムカウンタ３はインクリメントされ、数値演算プロセ
ッサが起動した時点でプログラムカウンタ３の内容は次
のプログラムアドレスｎ＋１となる。（なお、数値演瞠
命令コードが読み出されたとき、そのオペランド部の命
令種別が保持レジスタにラッチされ、数値演算プロセッ
サが起動すると直ちにバス６−２を介して命令種別が数
値演算プロセッサ１に読み込まれる。）数値演算ブロセ
ッザ１は、保持レジスタ２に対してオペランドアクセス
の取込みを指令した後、プログラムカウンタ３に対して
インクリメン１へを指令すると同時に保持レジスタ２の
内容をアドレスとしてデータメモリ５中のオペランドの
データをリードする。以下、同様に、オペランドアクセ
スをリードした後、オペランドのと■のデータに基ぎ演
算を行う。
最後に、オペランドアクセスを保持レジスタに保持し、
プログラムカウンタ３に対してインクリメン１−を指令
し、上記演算結果をデーモン七り中のオペランド０に格
納する。
プログラムカウンタ３に対してインクリメン１−を指令
し、上記演算結果をデーモン七り中のオペランド０に格
納する。
ラムカウンタ３、保持レジスタ２を設けることにより、
オペランドアクセスの連続アクセスが可能となり、第２
図（２）の本方式と同図０の従来方式のタイミングチャ
ートから明らかなにうに、数値演算命令の処理が高速に
実行可能となる。
オペランドアクセスの連続アクセスが可能となり、第２
図（２）の本方式と同図０の従来方式のタイミングチャ
ートから明らかなにうに、数値演算命令の処理が高速に
実行可能となる。
本発明その伯の実施例を第３図に示す。
本実施例はデータメモリ５のアドレスとなる保持レジス
タ２にインデックスレジスタ群８と加算器９を加えたも
のである。
タ２にインデックスレジスタ群８と加算器９を加えたも
のである。
所望のインデックスレジスタを選択できるようにする。
加算器９は選択されたインデックスレジスタの内容と保
持レジスタ２の残りの情報を加算するしので、加算結果
をデータメモリ５のアドレスとして用いる。
持レジスタ２の残りの情報を加算するしので、加算結果
をデータメモリ５のアドレスとして用いる。
このような構成とすることにより、本発明の高速数値演
算性能を損うことなく１、オペランドデータのアドレッ
シングＩｌｌ ／７１を持たせることができる。
算性能を損うことなく１、オペランドデータのアドレッ
シングＩｌｌ ／７１を持たせることができる。
以上説明したように本発明によれば、数値演算命令のオ
ペランドアクセスによるロス時間を少なくしてシーケン
ス命令の高速演師実行を行うことが可能なプログラマブ
ルコントローラを提供することができる。
ペランドアクセスによるロス時間を少なくしてシーケン
ス命令の高速演師実行を行うことが可能なプログラマブ
ルコントローラを提供することができる。
第１図は本発明のプログラマブルコン］〜ローラ数値演
算処理ブロック図、第２図は本発明と従来方式を対比し
た動作タイムチャー１−１第３図は本発明の仙の実施例
の構成図、第４図は従来のプロ６−２・・・オペランド
アドレスバス ７・・・データバス １−１・・・プログラムデータバス ７−２・・・オペランドデータバス ８・・・インデックスレジスタ群 ９・・・加算器 代理人 弁理士 ｑリ 近 憲 缶 周 第子丸 健 １・・・数値演算プロセッサ− ２・・・保持レジスタ ３・・・プログラムカウンタ ４・・・プログラムメモリ ５・・・データメモリ ６・・・アドレスバス ６−１・・・プログラムアドレスバス 第 図 不方式 従来方式 第 図 ＯＡ オヤラ゛７ド・アドレス ＯＯｏ 才へ・う′７トー テ１−タ 第 図
算処理ブロック図、第２図は本発明と従来方式を対比し
た動作タイムチャー１−１第３図は本発明の仙の実施例
の構成図、第４図は従来のプロ６−２・・・オペランド
アドレスバス ７・・・データバス １−１・・・プログラムデータバス ７−２・・・オペランドデータバス ８・・・インデックスレジスタ群 ９・・・加算器 代理人 弁理士 ｑリ 近 憲 缶 周 第子丸 健 １・・・数値演算プロセッサ− ２・・・保持レジスタ ３・・・プログラムカウンタ ４・・・プログラムメモリ ５・・・データメモリ ６・・・アドレスバス ６−１・・・プログラムアドレスバス 第 図 不方式 従来方式 第 図 ＯＡ オヤラ゛７ド・アドレス ＯＯｏ 才へ・う′７トー テ１−タ 第 図
Claims (1)
- ビット演算命令と数値演算命令から成るシーケンス命令
を処理するプログラマブルコントローラにおいて、命令
部とオペランド部から成るシーケンス命令を格納するプ
ログラムメモリと、演算データを格納するデータメモリ
と、前記プログラムメモリのアドレスを指示するプログ
ラムカウンタと、前記プログラムメモリのオペランド部
を取込んで保持する保持レジスタと、数値演算命令によ
って起動され、前記プログラムカウンタのインクリメン
ト操作と前記保持レジスタの内容更新操作の機能を持ち
、前記保持レジスタの内容をアドレスとして前記データ
メモリをアクセスする機能を持ち、数値演算命令を処理
する数値演算プロセッサを設けたことを特徴とするプロ
グラマブルコントローラ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63249843A JP2685245B2 (ja) | 1988-10-05 | 1988-10-05 | プログラマブルコントローラ |
| EP89118406A EP0362819B1 (en) | 1988-10-05 | 1989-10-04 | Programmable controller |
| US07/417,039 US5165026A (en) | 1988-10-05 | 1989-10-04 | Programmable controller in which fetching of operand data and fetching of operand addresses are simultaneously performed |
| DE68915102T DE68915102T2 (de) | 1988-10-05 | 1989-10-04 | Programmierbare Steuerung. |
| KR1019890014320A KR920005227B1 (ko) | 1988-10-05 | 1989-10-05 | 프로그램어블 콘트롤러 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63249843A JP2685245B2 (ja) | 1988-10-05 | 1988-10-05 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0298707A true JPH0298707A (ja) | 1990-04-11 |
| JP2685245B2 JP2685245B2 (ja) | 1997-12-03 |
Family
ID=17199009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63249843A Expired - Lifetime JP2685245B2 (ja) | 1988-10-05 | 1988-10-05 | プログラマブルコントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5165026A (ja) |
| EP (1) | EP0362819B1 (ja) |
| JP (1) | JP2685245B2 (ja) |
| KR (1) | KR920005227B1 (ja) |
| DE (1) | DE68915102T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06100111A (ja) * | 1992-09-24 | 1994-04-12 | Murata Mach Ltd | スタッカクレーン |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2048944A1 (en) * | 1990-08-31 | 1992-03-01 | Otomar S. Schmidt | Processor for a programmable controller |
| JP3226055B2 (ja) * | 1992-09-16 | 2001-11-05 | 松下電器産業株式会社 | 情報処理装置 |
| DE4404962C2 (de) * | 1994-02-17 | 1999-12-16 | Heidelberger Druckmasch Ag | Verfahren und Anordnung zum Konfigurieren von Funktionseinheiten in einer Master-Slave-Anordnung |
| KR100304607B1 (ko) * | 1994-10-11 | 2001-11-22 | 윤종용 | 프로그래머블로직콘트롤러용고속명령처리시스템 |
| US5632028A (en) * | 1995-03-03 | 1997-05-20 | Hal Computer Systems, Inc. | Hardware support for fast software emulation of unimplemented instructions |
| US5713039A (en) * | 1995-12-05 | 1998-01-27 | Advanced Micro Devices, Inc. | Register file having multiple register storages for storing data from multiple data streams |
| US6467035B2 (en) * | 1997-09-08 | 2002-10-15 | Agere Systems Guardian Corp. | System and method for performing table look-ups using a multiple data fetch architecture |
| US6243798B1 (en) * | 1997-10-28 | 2001-06-05 | Microchip Technology Incorporated | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction |
| US6973417B1 (en) * | 1999-11-05 | 2005-12-06 | Metrowerks Corporation | Method and system for simulating execution of a target program in a simulated target system |
| US9542402B2 (en) * | 2013-04-24 | 2017-01-10 | Empire Technology Development Llc | Computing devices with multi-layer file systems |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578851A (en) * | 1980-06-18 | 1982-01-18 | Fuji Electric Co Ltd | Parallel processing system |
| JPS61103246A (ja) * | 1984-10-26 | 1986-05-21 | Mitsubishi Electric Corp | シ−ケンスコントロ−ラの演算装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2522343C3 (de) * | 1975-05-20 | 1979-03-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Steuerung Von Verfahrensabläufen |
| US4058711A (en) * | 1976-04-16 | 1977-11-15 | Cincinnati Milacron Inc. | Asynchronous dual function multiprocessor machine control |
| US4200936A (en) * | 1976-08-17 | 1980-04-29 | Cincinnati Milacron Inc. | Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control |
| JPS57191703A (en) * | 1981-05-20 | 1982-11-25 | Fanuc Ltd | Sequence controller |
| JPS5884308A (ja) * | 1981-11-16 | 1983-05-20 | Toshiba Mach Co Ltd | プログラマブルシーケンスコントローラの制御装置 |
| IT1151351B (it) * | 1982-01-19 | 1986-12-17 | Italtel Spa | Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave |
| US4504927A (en) * | 1982-09-08 | 1985-03-12 | Allen-Bradley Company | Programmable controller with expandable I/O interface circuitry |
| DE3302929A1 (de) * | 1983-01-28 | 1984-08-02 | Siemens AG, 1000 Berlin und 8000 München | Speicherprogrammierbare steuerung |
| DE3530847A1 (de) * | 1985-01-04 | 1986-07-10 | VEB Erfurt electronic "Friedrich Engels", DDR 5010 Erfurt | Rechnersystem zur kombinierten wort- und bitverarbeitung |
| US4882702A (en) * | 1986-03-31 | 1989-11-21 | Allen-Bradley Company, Inc. | Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules |
-
1988
- 1988-10-05 JP JP63249843A patent/JP2685245B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-04 DE DE68915102T patent/DE68915102T2/de not_active Expired - Lifetime
- 1989-10-04 US US07/417,039 patent/US5165026A/en not_active Expired - Lifetime
- 1989-10-04 EP EP89118406A patent/EP0362819B1/en not_active Expired - Lifetime
- 1989-10-05 KR KR1019890014320A patent/KR920005227B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578851A (en) * | 1980-06-18 | 1982-01-18 | Fuji Electric Co Ltd | Parallel processing system |
| JPS61103246A (ja) * | 1984-10-26 | 1986-05-21 | Mitsubishi Electric Corp | シ−ケンスコントロ−ラの演算装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06100111A (ja) * | 1992-09-24 | 1994-04-12 | Murata Mach Ltd | スタッカクレーン |
Also Published As
| Publication number | Publication date |
|---|---|
| US5165026A (en) | 1992-11-17 |
| DE68915102D1 (de) | 1994-06-09 |
| EP0362819A2 (en) | 1990-04-11 |
| EP0362819A3 (en) | 1990-11-28 |
| JP2685245B2 (ja) | 1997-12-03 |
| EP0362819B1 (en) | 1994-05-04 |
| KR920005227B1 (ko) | 1992-06-29 |
| DE68915102T2 (de) | 1994-08-18 |
| KR900006854A (ko) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0298707A (ja) | プログラマブルコントローラ | |
| JPS63240664A (ja) | 高速処理計算機 | |
| CA2186862C (en) | Apparatus and method for updating information in a writable microcode control store | |
| JP2752076B2 (ja) | プログラマブル・コントローラ | |
| JPS58225443A (ja) | 高速デ−タ処理装置 | |
| JPS60204029A (ja) | 信号処理装置 | |
| JP2727023B2 (ja) | 情報処理装置 | |
| JPS61235985A (ja) | ベクトルプロセツサ | |
| JPS6116336A (ja) | Ｆｏｒｔｒａｎ入出力制御処理方式 | |
| JPH02214938A (ja) | データ処理装置 | |
| JPS5829051A (ja) | 演算処理装置 | |
| JPS5921059B2 (ja) | アドレス計算処理方式 | |
| JPH10187659A (ja) | 積和演算器 | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH01196639A (ja) | 情報処理装置 | |
| JPH02109128A (ja) | コンピュータシステム | |
| JPS58134350A (ja) | メモリ制御装置 | |
| JPS6236576B2 (ja) | ||
| JPS61147333A (ja) | レジスタセレクト回路 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPH0559451B2 (ja) | ||
| JPS62204338A (ja) | Ｌｉｓｐ言語処理システム | |
| JPH01189727A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |