KR900006854A - 프로그램어블 콘트롤러 - Google Patents

프로그램어블 콘트롤러 Download PDF

Info

Publication number
KR900006854A
KR900006854A KR1019890014320A KR890014320A KR900006854A KR 900006854 A KR900006854 A KR 900006854A KR 1019890014320 A KR1019890014320 A KR 1019890014320A KR 890014320 A KR890014320 A KR 890014320A KR 900006854 A KR900006854 A KR 900006854A
Authority
KR
South Korea
Prior art keywords
data
instruction
memory means
register
program memory
Prior art date
Application number
KR1019890014320A
Other languages
English (en)
Other versions
KR920005227B1 (ko
Inventor
히로유끼 구사가베
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR900006854A publication Critical patent/KR900006854A/ko
Application granted granted Critical
Publication of KR920005227B1 publication Critical patent/KR920005227B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

프로그램어블 콘트롤러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 프로그램어블 콘트롤러의 일실시예를 나타내는 블록도.
제8도는 본 발명의 다른 실시예를 나타낸 블록도.
제9도는 본 발명의 또다른 실시예를 나타낸 블록도.

Claims (8)

  1. 적어도 비트계산 명령데이타와 수치계산 명령데이타를 포함하고 각각이 명령필드와 오퍼랜드 필드로 되고 입력위치 어드레스에 대응하는 명령데이타를 출력하는 시퀀스명령을 기억하는 프로그램 메모리수단; 계산데이타를 기억하고 입력위치 어드레스에 대응하는 오퍼랜드 데이타를 출력하는 데이타 메모리수단; 상기 프로그램 메모리수단에 위치 어드레스 데이타를 공급하는 명령포인터수단; 상기 명령포인터수단과 상기 프로그램 메모리수단을 연결하고 상기 명령포인터수단으로부터의 어드레스를 상기 프로그램 메모리수단으로 공급하는 제1의 어드레스 버스수단 ; 상기 프로그램 메모리수단과 상기 데이타 메모리수단 사이에 연결되고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 보지하는 홀딩 레지스터수단; 상기 프로그램 메모리수단과 상기 홀딩 레지스터수단을 연결하고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 상기 홀딩 레지스터수단으로 공급하는 제1의 데이타버스수단; 상기 홀딩 레지스터수단과 상기 데이타 메모리수단을 연결하고 상기 홀딩 레지스터수단내에 보지된 오퍼랜드 필드의 내용을 워치 어드레스 데이타로서 상기 데이타 메모리수단으로 공급하는 제2의 어드레스 버스수단 ; 상기 프로그램 메모리수단으로부터 공급되는 명령데이타를 데코딩하고 비트 또는 수치계산명령을 나타내는 신호를 출력하는 명령데코더수단; 1) 홀딩 레지스터수단내에 보지된 오퍼랜드필드의 내용을 대응하는 위치의 내용을 리드하는 위치어드레스 데이타로서 데이타 메모리수단으로 공급하여 비트계산을 실시하고, 2) 명령포인터수단내에 보지된 위치어드레스를 프로그램 메모리수단으로 공급하고, 3) 홀딩 레지스터에게 다음 명령데이타의 오퍼랜드 필드를 래치하도록 명령하고 4) 명령포인터수단에게 명령데코더수단으로부터 출력되는 신호가 비트계산명령을 나타내는 신호일 경우에 그 내용을 갱신하고 명령데코더수단으로부터 출력되는 신호가 수치계산 명령수단을 나타내는 신호일 경우에 수치계산 프로세서수단으로 개시신호를 출력하고 1) 및 2∼4)의 동작을 병행으로 실행하는 비트계산 프로세서수단; 5) 비트계산 프로세서수단으로부터의 개시신호에 응하여 수치계산 명령데이타를 실행하고 6) 홀딩 레지스터수단내에 보지된 오퍼랜드 필드를 대응하는 위치의 내용을 리드하기 위하여 공급하고, 7) 명령포인터수단내에 보지된 위치어드레스를 프로그램 메모리수단으로 공급하고 8) 홀딩 레지스터수단에게 다음 명령데이타의 오퍼랜드 어드레스를 래치하도록 명령하고 9) 명령포인터수단에게 그 내용을 갱신하도록 명령하고 7)∼9)의 동작을 병행하고 실행하는 수치계산 프로세서수단; 및 상기 메모리수단과 상기 비트 및 수치계산 프로세서수단을 연결하고 상기 데이타 메모리수단으로부터 출력되는 데이타를 상기 비트 및 수치계산 프로세서수단으로 공급하는 제2의 데이타 버스수단으로 구성되는 프로그램어블 콘트롤러.
  2. 적어도 비트계산 명령데이타와 수치계산 명령데이타를 포함하고 각각이 명령필드와 오퍼랜드 필드로 되고 입력위치 어드레스에 대응하는 명령데이타를 출력하는 시퀀스명령을 기억하는 프로그램 메모리수단; 계산데이타를 기억하고 입력위치 어드레스에 대응하는 오퍼랜드 데이타를 출력하는 데이타 메모리수단; 상기 프로그램 메모리수단으로 위치 어드레스 데이타를 공급하는 명령포인터수단; 상기 명령포인터수단과 상기 프로그램 메모리수단을 연결하고 상기 명령포인터수단으로부터의 어드레스를 상기 프로그램 메모리수단으로 공급하는 제1의 어드레스 버스수단; 상기 프로그램 메모리수단과 상기 데이타 메모리수단의 사이에 연결되고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 보지하는 홀딩 레지스터수단; 상기 프로그램 메모리수단과 싱기 홀딩 레지스터수단을 연결하고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 상기 홀딩 레지스터수단으로 공급하는 제1의 데이타 버스수단; 상기 홀딩 레지스터수단과 상기 데이타 메모리수단을 연결하고 상기 홀딩 레지스터수단내에 보지된 오퍼랜드 필드의 내용을 위치 어드레스 데이타로서 상기 데이타 메모리수단으로 공급하는 제2의 어드레스 버스수단; 상기 프로그램 메모리수단으로부터 공급되는 명령데이타를 데코딩하고 비트 또는 수치계산 명령을 지시하는 신호를 출력하는 명령데코더수단; 1) 비트계산 프로세서수단으로부터의 개시신호에 응하여 수치계산 명령데이타를 실행하고 2) 대응하는 위치의 내용을 리드하기 위하여 홀딩 레지스터내에 보지된 오퍼랜드 필드를 공급하고 3) 명령포인터수단내에 보지된 위치어드레스를 프로그램 메모리수단으로 공급하고 4) 홀딩 레지스터수단에게 다음 명령 데이타의 오퍼랜드 어드레스를 래치하도록 명령하고 5) 명령포인터수단에게 그 내용을 갱신하도록 명령하고 1) 및 2)의 동작과 3)∼5)의 동작을 병행하여 실행하고; 상기 데이타 메모리수단과 상기 수치계산 프로세서수단을 연결하고 상기 데이타 메모리수단으로부터 출력되는 데이타를 공급하는 제2의 데이타 버스수단으로 구성되는 프로그램어블 콘트롤러.
  3. 제1항에 있어서, 인덱스 변형을 행하는 복수의 인덱스데이타를 기억하는 인덱스 레지스터 파일수단; 상기 인덱스 레지스터 파일수단의 특정 인덱스 레지스터를 지정하는 인덱스 레지스터 포인터를 기억하는 인덱스 레지스터 포인터 기억수단; 상기 인덱스 레지스터 포인터 기억수단에 기억된 인덱스 레지스터에 의해서 지정된 인덱스 레지스터의 내용과 상기 홀딩 레지스터수단내에 기억된 오퍼랜드 필드의 내용을 가산하는 가산기수단 ; 상기 데이타 메모리수단의 위치어드레스와 같이 상기 데이타 메모리수단으로 상기 가산수단으로부터의 합계를 공급하는 수단을 더 포함하는 프로그램어블 콘트롤러.
  4. 제2항에 있어서, 인덱스 변형을 행하기 위하여 복수의 인덱스 데이타를 기억하는 인덱스 레지스터 파일수단 ; 상기 인덱스 레지스터 파일수단의 특정 인덱스 레지스터를 지정하는 인덱스 레지스터 포인터를 기억하는 인덱스 레지스터 포인터 기억수단 ; 상기 인덱스 레지스터포인터 기억수단내에 기억된 인덱스 레지스터 포인터에 의해서 지정된 인덱스 레지스터의 내용과 상기 홀딩 레지스터 수단내에 기억된 오퍼랜드 필드의 내용을 가산하는 가산기수단; 상기 가산기수단으로부터의 합계를 상기 데이타 메모리수단의 위치 어드레스로서 상기 데이타 메모리수단으로 공급하는 수단을 더 포함하는 프로그램어블 콘트롤러.
  5. 적어도 비트계산 명령데이타와 수치계산 명령데이타를 포함하고 각각이 명령필드와 오퍼랜드 필드로 되고 입력위치 어드레스에 대응하는 명령데이타를 출력하는 프로그램 메모리수단; 계산데이타를 기억하고 입력위치 어드레스에 대응하는 오퍼랜드 데이타를 출력하는 데이타 메모리수단; 상기 프로그램 메모리수단으로 위치 어드레스 데이타를 공급하는 명령포인터수단; 상기 명령포인터수단과 상기 프로그램 메모리수단을 연결하고 상기 명령포인터수단으로부터 상기 프로그램 메모리수단으로 공급하는 제1어드레스 버스수단 ; 상기 프로그램 메모리수단과 상기 데이타 메모리수단 사이에 연결되고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 보지하는 홀딩 레지스터수단; 상기 프로그램 메모리수단과 상기 홀딩 레지스터수단을 연결하고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 상기 홀딩 레지스터수단으로 공급하는 제1의 데이타 버스수단; 상기 홀딩 레지스터수단과 상기 데이타 메모리수단을 연결하고 상기 홀딩 레지스터수단내에 보지된 오퍼랜드 필드의 내용을 위치어드레스 데이타로서 상기 데이타 메모리수단으로 공급하는 제2의 어드레스 버스수단; 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 명령필드를 보지하는 명령데이타 레지스터수단; 상기 프로그램 메모리수단과 상기 명령데이타 레지스터수단을 연결하고 상기 메모리수단으로부터 출력되는 명령필드를 상기 명령데이타 레지스터수단으로 공급하는 제3의 데이타 버스수단; 상기 명령데이타 레지스수단으로부터 공급되는 명령필드를 데코딩하고 비트 또는 수치계산 명령을 나타내는 신호를 출력하는 명령데코더수단; 데이타 메모리수단으로부터 출력되는 데이타를 보지하는 제1 및 제2레지스터 파일; 1) 홀딩 레지스터수단내에 보지된 오퍼랜드 필드의 내용을 대응하는 위치의 내용을 리드하기 위한 위치 어드레스 데이타로서 데이타 메모리수단으로 공급하고 2) 명령포인터수단내에 보지된 위치 어드레스를 프로그램 메모리수단으로 공급하고 3) 홀딩 레지스터에게 다음 명령 데이타의 오퍼랜드 필드를 래치하도륵 명령하고 4) 명령 데코더수단으로부터 출력되는 신호가 비트계산 명령을 지시하는 신호일 경우에 명령포인터수단에게 그 내용을 갱신하도록 명령하고 또 명령 데코더수단으로부터 출력되는 신호가 수치계산명령수단을 지시하는 신호일 경우에 수치계산 프로세서수단으로 개시신호를 출력하고 1)의 동작 2)∼4)의 동작을 병행으로 실행하는 비트계산 프로세서수단; 5) 비트계산 프로세서수단으로부터의 개시신호에 응하여 수치계산 명령데이타를 실행하고 6) 대응하는 위치의 내용을 리드하기 위하여 홀딩 레지스터내에 보지된 오퍼랜드 필드를 공급하고 7)명령포인터수단내에 보지된 위치 어드레스를 프로그램 메모리수단으로 공급하고 8) 홀딩 레지스터수단에게 다음 명령 데이타의 오퍼랜드 어드레스를 래치하도록 명령하고 9) 명령포인터수단에게 그 내용을 갱신하도록 명령하고 5) 및 6)의 동작과 7)∼9)의 동작을 병행으로 실행하는 수치계산 프로세서수단; 상기 데이타 메모리수단으과 상기 비트 및 수치계산 프러세서 수단은 연결하고 상기 데이타 메모리수단으로부터의 데이타출력을 상기 비트 및 수치계산 프로세서수단으로 공급하는 제2의 데이타 버스수단으로 구성되는 프로그램어블 콘트롤러.
  6. 적어도 비트계산 명령데이타와 수치계산 명령데이타를 포함하고 각각이 명령필드와 오퍼랜드 필드로 되고 입력위치 어드레스에 대응하는 명령데이타를 출력하는 시퀀스 명령을 기억하는 프로그램 메모리수단; 계산데이타를 기억하고 입력위치 어드레스에 대응하는 오퍼랜드 데이타를 출력하는 데이타 메모리수단; 위치 어드레스 데이타를 상기 프로그램 메모리수단으로 공급하는 명령포인터수단; 상기 명령포인터수단과 상기프로그램 메모리수단으로 연결하고 상기 명령포인터수단으로부터의 어드레스 데이타를 상기 프로그램 메모리수단으로 공급하는 제1의 어드레스 버스수단; 상기 프로그램 메모리수단과 상기 데이타 메모리수단을 연결하고 적어도 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 오퍼랜드 필드를 보지하는 홀딩레지스터수단; 상기 프로그램 메모리수단과 상기 홀딩 레지스터수단을 연결하고 상기 프로그램 메모리수단으로부터 출력되는 명령데이타의 적어도 오퍼랜드 필드를 상기 홀딩 레지스터수단으로 공급하는 제1의 데이타 버스수단; 상기 홀딩 레지스터수단과 상기 데이타 메모리수단을 연결하고 상기 홀딩 레지스터내에 보지된 오퍼랜드 필드의 내용을 위치 어드레스 데이타로서 상기 데이타 메모리수단으로 공급하는 제2의 어드레스 버스수단; 상기 프로그램 메모리수단으로부터 출력되는 명령데이타를 보지하는 명령 레지스터수단; 상기 프로그램 메모리수단과 상기 명령 레지스터수단을 연결하고 상기 프로그램 메모리수단으로부터 출력되는 명령 필드를 상기 명령 레지스터수단으로 공급하는 제3의 데이타 버스수단; 상기 명령 레지스터수단으로부터 공급되는 명령 필드를 데코딩하고 비트 또는 수치계산 명령을 지시하는 신호를 출력하는 명령 데코더수단; 데이타 메모리수단으로부터 출력되는 데이타를 보지하는 레지스터 파일수단; 1) 비트계산 프로세서수단으로부터의 개시신호에 응하여 수치계산 명령데이타를 실행하고 2) 대응하는 위치의 내용을 리드하기 위하여 홀딩 레지스터내에 보지된 오퍼랜드 필드를 공급하고 3) 명령포인터수단내에 보지된 위치어드레스를 프로그램 메모리수단으로 공급하고 4) 홀딩 레지스터수단에게 다음 명령 데이타의 오퍼랜드 어드레스를 래치하도록 명령하고 5) 명령포인터수단에게 그 내용을 갱신하도록 명령하고 1) 및 2)의 동작과 3)∼5)의 동작을 병행으로 실행하고; 상기 데이타 메모리수단과 상기 수치계산 프로세서수단을 연결하고 상기 데이타메모리수단으로부터 출력되는 데이타를 상기 수치계산 프로세서수단으로 공급하는 제2의 데이타 버스수단으로 구성되는 프로그램어블 콘트롤러.
  7. 제5항에 있어서, 인덱스 변형을 행하기 위하여 복수의 인덱스 데이타를 기억하는 인덱스 레지스터 파일수단; 상기 인덱스 레지스터 파일수단의 특정 인덱스 레지스터를 지정하는 인덱스 레지스터를 기억하는 인덱스 레지스터 포인터 기억수단; 상기 인덱스 레지스터 포인터 기억수단내에 기억된 인덱스 레지스터 포인터에 의해서 지정된 인덱스 레지스터의 내용과 상기 홀딩 레지스터수단내에 기억된 오퍼랜드 필드의 내용을 가산하는 가산기수단; 상기 가산기수단으로부터의 합계를 상기 데이타 메모리수단의 위치어드레스로서 상기 데이타 메모리수단으로 공급하는 수단을 더 포함하는 프로그램어블 콘트롤러.
  8. 제6항에 있어서, 인덱스 변형을 행하기 위하여 복수의 인덱스 데이타를 기억하는 인덱스 레지스터 파일수단; 상기 인덱스 레지스터 파일수단의 특정 인덱스 레지스터를 지정하기 위하여 인덱스 레지스터 포인터를 기억하는 인덱스 레지스터 포인터 기억수단; 상기 인덱스 레지스터 포인터 기억수단내에 기억된 인덱스 레지스터 포인터에 의해서 지정되는 인덱스 레지스터의 내용과 상기 홀딩 레지스터수단내에 기억된 오퍼랜드 필드의 내용을 가산하는 가산기 수단 ; 상기 가산기 수단으로부터의 합계를 상기 데이타 메모리 수단의 위치 어드레스로서 상기 데이타 메모리수단으로 공급하는 수단을 더 포함하는 프로그램어블 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890014320A 1988-10-05 1989-10-05 프로그램어블 콘트롤러 KR920005227B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63249843A JP2685245B2 (ja) 1988-10-05 1988-10-05 プログラマブルコントローラ
JP63-249843 1988-10-05

Publications (2)

Publication Number Publication Date
KR900006854A true KR900006854A (ko) 1990-05-09
KR920005227B1 KR920005227B1 (ko) 1992-06-29

Family

ID=17199009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014320A KR920005227B1 (ko) 1988-10-05 1989-10-05 프로그램어블 콘트롤러

Country Status (5)

Country Link
US (1) US5165026A (ko)
EP (1) EP0362819B1 (ko)
JP (1) JP2685245B2 (ko)
KR (1) KR920005227B1 (ko)
DE (1) DE68915102T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304607B1 (ko) * 1994-10-11 2001-11-22 윤종용 프로그래머블로직콘트롤러용고속명령처리시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2048944A1 (en) * 1990-08-31 1992-03-01 Otomar S. Schmidt Processor for a programmable controller
JP3226055B2 (ja) * 1992-09-16 2001-11-05 松下電器産業株式会社 情報処理装置
JP2541431B2 (ja) * 1992-09-24 1996-10-09 村田機械株式会社 スタッカクレ―ン
DE4404962C2 (de) * 1994-02-17 1999-12-16 Heidelberger Druckmasch Ag Verfahren und Anordnung zum Konfigurieren von Funktionseinheiten in einer Master-Slave-Anordnung
US5632028A (en) * 1995-03-03 1997-05-20 Hal Computer Systems, Inc. Hardware support for fast software emulation of unimplemented instructions
US5713039A (en) * 1995-12-05 1998-01-27 Advanced Micro Devices, Inc. Register file having multiple register storages for storing data from multiple data streams
US6467035B2 (en) * 1997-09-08 2002-10-15 Agere Systems Guardian Corp. System and method for performing table look-ups using a multiple data fetch architecture
US6243798B1 (en) * 1997-10-28 2001-06-05 Microchip Technology Incorporated Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
US6973417B1 (en) * 1999-11-05 2005-12-06 Metrowerks Corporation Method and system for simulating execution of a target program in a simulated target system
US9542402B2 (en) * 2013-04-24 2017-01-10 Empire Technology Development Llc Computing devices with multi-layer file systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2522343C3 (de) * 1975-05-20 1979-03-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung zur Steuerung Von Verfahrensabläufen
US4058711A (en) * 1976-04-16 1977-11-15 Cincinnati Milacron Inc. Asynchronous dual function multiprocessor machine control
US4200936A (en) * 1976-08-17 1980-04-29 Cincinnati Milacron Inc. Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control
JPS578851A (en) * 1980-06-18 1982-01-18 Fuji Electric Co Ltd Parallel processing system
JPS57191703A (en) * 1981-05-20 1982-11-25 Fanuc Ltd Sequence controller
JPS5884308A (ja) * 1981-11-16 1983-05-20 Toshiba Mach Co Ltd プログラマブルシーケンスコントローラの制御装置
IT1151351B (it) * 1982-01-19 1986-12-17 Italtel Spa Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave
US4504927A (en) * 1982-09-08 1985-03-12 Allen-Bradley Company Programmable controller with expandable I/O interface circuitry
DE3302929A1 (de) * 1983-01-28 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Speicherprogrammierbare steuerung
JPS61103246A (ja) * 1984-10-26 1986-05-21 Mitsubishi Electric Corp シ−ケンスコントロ−ラの演算装置
DE3530847A1 (de) * 1985-01-04 1986-07-10 VEB Erfurt electronic "Friedrich Engels", DDR 5010 Erfurt Rechnersystem zur kombinierten wort- und bitverarbeitung
US4882702A (en) * 1986-03-31 1989-11-21 Allen-Bradley Company, Inc. Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304607B1 (ko) * 1994-10-11 2001-11-22 윤종용 프로그래머블로직콘트롤러용고속명령처리시스템

Also Published As

Publication number Publication date
DE68915102D1 (de) 1994-06-09
US5165026A (en) 1992-11-17
DE68915102T2 (de) 1994-08-18
EP0362819B1 (en) 1994-05-04
JPH0298707A (ja) 1990-04-11
KR920005227B1 (ko) 1992-06-29
EP0362819A2 (en) 1990-04-11
EP0362819A3 (en) 1990-11-28
JP2685245B2 (ja) 1997-12-03

Similar Documents

Publication Publication Date Title
US3949379A (en) Pipeline data processing apparatus with high speed slave store
KR870004366A (ko) 데이터 처리 시스템
KR860007589A (ko) 데이터 처리장치
KR900006854A (ko) 프로그램어블 콘트롤러
KR900006853A (ko) 마이크로 프로세서
KR930002935A (ko) 정보 처리 장치
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR900010587A (ko) 생산라인의 고성능 명령어 실행방법 및 장치
KR19990037571A (ko) 단일 주기 내에 간접 어드레싱 모드 어드레스를 출력하는 데이터 포인터 및 그 제공방법
KR19990071604A (ko) 램구성내의정보를판독하고복원하기위한처리시스템및방법
KR950025532A (ko) 연산 처리 장치
KR880003243A (ko) 마이크로 프로세서
KR890015119A (ko) 데이타 처리기
US6321319B2 (en) Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
KR960016401B1 (ko) 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로
KR890015130A (ko) 마이크로 프로세서
CA1317384C (en) Buffer control circuit for data processor
JPH0619713B2 (ja) 論理型デ−タ処理装置
JPS63174127A (ja) ワンチツプ・マイクロプロセツサ
JPS61151752A (ja) マイクロコンピユ−タプログラム開発支援装置
KR900002184A (ko) 정보처리장치
JPS61233834A (ja) マイクロプログラム処理装置
JPH01219930A (ja) 間接アドレス方式の割り込み制御回路装置
JPS63301338A (ja) 制御メモリ付記憶装置
KR870008249A (ko) 마이크로프로그램 제어장치 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 18

EXPY Expiration of term