-
Rechnersystem zur kombinierten Wort- und Bitverarbeitung
-
Die BrSindung betrifft ein Rechnersystem zur kombinierten Wort- und
Bitverarbeitung mit einem Wortprozessor mit zugehörigem Wortprogrammspeicher, einem
Bitprozessor mit zugehörigem Bitprogrammspeicher, einem Abbildspeicher, Anschlüssen
für Digital- und Binär-Ein- und Ausgabekanäle, einem Adreß-, einem Daten- sowie
einem Steuerbus, unter Verwendung einer Bustrennschaltung Es ist bekannt, für eine
programmierbare Steuerung eine zentrale Verarbeitungseinheit einzusetzen, welche
die Einzel-# bitverarbeitung mit einem Bitprozessor und die Wortverarbeitung mit
einem Wortprozessor durchführt. In der Einzelbitverarbeitung werden Bitvariable,
die in Form von Zuständen von Signalgebern, z B. einer Werkzeugmaschine, logisch
verknüpft. Index Wortverarbeitung werden Daten mit einem Informationsgehalt von
mehreren Bit verarbeitet und somit Sonderfunktionen wie Arithmetik, Datenaustausch
mit übergeordneten Rechnern, Anschluß peripherer Geräte usw. realisiert.
-
Zentraleinheiten programmierbarer Steuerungen führten in der Vergangenheit
nur Bitverarbeitung aus und erhielten ein spezielles Steuerwerk in diskreter Technik,
welches die Steuerprogramme mit hoher Geschwindigkeit verarbeitete. Mit dem Aufkommen
der integrierten Mikroprozessoren wurden auch diese in Steuerwerken programmierbarer
Steuerungen eingesetzt, wobei die Bitverarbeitung durch interpretierende Abarbeitung
des Steuerprograms erfolgte. Dem Vorteil, daß auch Wortverarbeitung (z. B.
-
Arithmetik, Zahlprogramme) durchgeführt werden konnten, stand der
Nachteil einer hohen Programmdurchlaufzeit (Zykluszeit) und eines hohen Speicherplatzbedarfs
für die Bitverarbeitung gegenüber. Um diese Nachteile zu beseitigen und die Vorteile
der Wortverarbeitung auszunutzen, wird ein Bitprozessor und ein Wortprosensor in
einer Steuereinheit kombiniert eingesetzt.
-
So ist aus der DE-OS 31 01 270 eine Schaltungsanordnung zur Wort-
und Bitverarbeitung bekannt, bei der im Programmspeicher Wort- und Bitverarbeitungsbefehle
stehen. Bei Vorliegen eines Bitbefehles wird der Bitprozessor aktiviert und die
Datenverarbeitung des Wortprozessors unwirksam gemacht. Dabei führt der Wortprozessor
weiterhin die Speicheradressierung und den Befehlsaufruf durch, d. h. der Bitprozessor
hat keinen eigenen Zugriff zum Programmspeicher, Der Nachteil dieser Schaltungsanordnung
ist, da3 keine parallele Arbeits-l:eise von Bitprozessor und Wortprozessor möglich
und folglich eine optimale Verarbeitungsgeschwindigkeit erreichbar ist. Diese Lösung
geht davon aus, daß im wesentlichen Wortverarbeitung durchzuführen ist, und nur
im Ausnahmefall der Bitprozessor für die Bitverarbeitung aktiv geschaltet ist.
-
Eine andere Schaltungsanordnun. mit einem Wort- und einem Bitprozssor
ist aus der DE-PS 25 22 343 bekannt. Die Befehle für den Wortproessor und den Bitprozessor
stehen hier ebenfalls in einem gemeinsamen Programmspeicher.
-
Ein Koordinierer weist bei Vorliegen eines Bitbefehles den Bitprozessor
und bei Vorliegen eines Wortbefehles den Wortprozessor den Programmspeicher zu.
-
Die Verbindung zwischen dem Bitprozessor und dem Wortprozessor erfolgt
durch Merker. Diese werden vom Ditprosessor gesetzt und vom Wortprozessor getestet,
der dann entsprechende Unterprogramme aufruft. Der Nachteil dieser Schaltungsanordnung
ist, daß der Wortprozessor keinen Zugriff zum Abbildspeicher und den binären Prozeß-
Ein- und Ausgabekanälen hat, wodurch die Flexibilität der programmierten Steuerung
eingeschränkt ist. Außerdem ist der Koordinieren eine relativ aufwendige Baugruppe,
in der die eingehenden Befehle ständig decodiert werden müssen, u- zwischen Befehlen
für den Wortprozessor und Eefehlen für den Bitprozessor unterscheiden zu können
und dementsprechend den Programmspeicher zuzuweisen.
-
Eine andere bekannte Struktur einer Steuereinrichtung mit Wortprozessor
und Bitprozessor (Technica (19) 1983 . 1555-1558) realisiert eine exakte Trennung
zwischen einem Speicher für die Wortbefehle und einem Speicher für die Bitbefehle.
Hierdurch ist zwar eine parallele Arbeitsweise für Wort- und Bitverarbeitung gegeben,
aber durch diese exakte Trennung in Wort- und Bitprogrammspeicher ist keine flexible
Speicherbelegung möglich. Für Anwendungsfälle mit viel Wortbearbeitung . B. bei
umfangreichen Sonderprogrammen) besteht nicht die Möglichkeit Teile des Bitprogrammspeichers
für Wortbefehle zu verwenden. Außerdem ist der Koppelbaustein auf Grund der unterschiedlichen
Busstrukturen von Wort- und Bitverarbeitungseinheiten aufwendig und benötigt zusätzlich
Merker für den Informationsaustausch zwischen Wort- und Bitprozessor.
-
Ein weiterer Nachteil liegt darin, daß der Anschluß eines Program
miergerätes, um Änderungen in den Programmspeichern, insbesondere für die Inbetriebnahme,
durchführen zu können für den Wort- bzw.
-
den Bitprogrammspeicher nur von speziellen separaten Anschlußstellen
aus möglich ist.
-
Die Erfindung hat ein Rechnersystem zur kombinierten Wort- und Bitverarbeitung
zum Ziel, welches flexibel und damit schnell ist und einen minimalen Speicheraufwand
durch optimale Nutzung der vorhandenen Speicherkapazität der Programmspeicher erfordert.
-
Von einem Programmiergerät soll ohne Anschlußänderung auf sämtliche
Speicherbereiche zugegriffen werden können.
-
Der Erfindung liegt die Aufgabe zugrunde ein Rechnersystem zur kombinierten
Wort- und Bitverarbeitung zu schaffen, welches die simultane Abarbeitung von Wortbefehlen
durch den Wortprozessor und von Bitbefehlen durch den Bitprozessor unter Nutzung
von Speicherbereichen des Bitprogrammspeichers für Wortbefehle ermöglichen soll.
Außerdem sollen über eine einzige on-line-Anschlußstelle für ein Programmiergerät
Programmkorrekturen und Anzeigefunktionen sowohl des Wort- als auch des Bitprogrammspeiohers
realisiert werden.
-
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der Wortprogranimspeicher,
der Eitprogrammspeicher sowie der Abbildspeicher am Adreß-, Daten- und Steuerbus
des Wortprozessors angeschlossen sind, wobei die Bustrennschaltung in Adreß-, Daten-
und SteuerbRs zwischen dem Wortprozessor mit seinem Wortprogrammspeicher, eine erste
aruppierung bildend und dem Bitprozessor, dem Bitprogrammspeicher sowie dem Abbildspeicher,
eine zweite Gruppierung bildend, angeordnet ist, daß die Anschlüsse für die Digital-
und Binär-Ein- und Ausgabekanäle direkt am Wortprozessor bzw. Bitprozessor angeschlossen
sind und vom Wortprozessor eine START-Steuerleitung auf den Pitprozessor und vom
Bitprozessor eine STOP-Steuerleitung auf die Bustrennschaltung und den Wortprozessor
geschaltet ist.
-
Vorzugsweise ist in Bitprozessor ein Speicherglied vorgesehen, dessen
Setzeingang mit einem die Codierung des ENDE-Befehls erkennenden Vergleicher und
dessen Rücksetzeingang mit der START-Steuerleitung vom Wortprozessor verbunden sind,
wobei der Ausgang
des Speichergliedes als STOP-Steuerleitung an
dem Aktivierungseingang der Bustrennschaltung sowie einem Interrupt-Eingang des
Wortprozessor angeschlossen ist.
-
Der Code des ENDE-Befehls ist vorteilhafterweise im Inhalt jeder
gelöschten Speicherzelle des Bitprogrammspeichers enthalten.
-
In einer weiteren vorteilhaften Ausgestaltung ist ein zweiter Abbildspeicher
vorgesehen, der zu ersten Gruppierung zugehörig am Adreß-, Daten- und Steuerbus
angeschlossen ist.
-
In einer Ausführungsvariante sind die Digital- und Binär-Ein-und
Ausgabekanäle am Wortprozessor angeschlossen, während in einer zweiten Ausführungsvariante
die Digital-Ein- und Ausgabekanäle am Wortprozessor und die Binär-Ein- und Ausgabekanäle
am Bitprozessor angeschlossen sind.
-
In den Zeichnungen ist ein Ausführungsbeispiel der Erfindung dargestellt.
Dabei zeigen: ig. 1:-- Eine Schaltungsstruktur des erfindungsgemäßen Rechnersystems
Fig. 2 ein Blockschaltbild mit Busleitungen und einer Bustrennschaltung zwischen
Wort- und Bitverabeitungseinheiten, Fig. 3 eine Schaltung für die Gewinnung des
Steuersignals für die Bustrennschaltung.
-
Ein Wortprozessor WP (Fig. 1) der z. B. aus einem Ein-Chip-Mikrorechner
besteht, ist an einem Leitungsbus 1 angeschlossen. Der Leitungsbus 1 besteht aus
Datenleitungen von 8 bit, Adreßleitungen von 16 bit und Steuerleitungen.
-
dem Leitungsbus 1 liegen ein Wortprogrammspeicher WSP und ein Teilabbildspeicher
AS 2. Unter Zwischenschaltung einer Bustrennschaltung 2 liegen am Leitungsbus 1
außerdem ein Bitprozessor BP, ein Bitprogrammspeicher BSP und ein Abbildspeicher
AB 1.
-
Der Bitprozessor BP tst über einen 1 bit breiten Datenbus mit dem
Abbildspeicher Aa 1 und einen 8 bit- Datenbus sowie einem Adre.bus mit des Bitprogrammspeicher
BSP verbunden. Darüberhinaus hat der Wortprozessor WP Anschlußteilen für eine Digital-Ein-
und Ausgabeeinheit
3 (z. B. eine serielle Schnittstell zum Anschluß
übergeordneten Systems odes eines Programmiergerätes) sowie eine Binär-Ein- und
Ausgabeeinheit 4 (z. B. für Ein- und Ausgangssignale von zu steuernden Maschinen).
Die Binär-Ein- unAu abeeinheit 4 kann aber auch am Bitprozessor BP, wie in Fig.
1 strichpunktiert eingezeichnet, angeschlossen sein. Eine Startsteuerleitung START
ist vom Wortprozesso-r WP- auf den Bitprozessor BP geschaltet, während eine Stopsteuerleitung
STOP vom Bitprozessor BP auf die Bustrennschaltung 2 und den Wortprozessor WP geführt
ist. Das Blockschaltbild (Fig. 2) zeigt die Bustrennschaltung 2 2 in Form von fünf
Trennstellen TR 1 bis TR 5, die als Tristate-Bausteine realisiert sind.
-
Die Trennstellen TR 1- bis TR 5 liegen zwischen dem Wortprozessor
WP, dem Wortprogrammspeicher WSP und dem Teilabbildspeicher AB eine erste Gruppierung
bildend, und dem Bitprozessor BP, dem Bitprogrammspeicher BSP und dem Abbildspeicher
AB 1, eine zweite Gruppierung bildend, in dem Leitungsbus 2, der in einen Adreß-
-bus ADR, einen Datenbus DAT und Steuerleitungen eTL aufgeteilt ist.
-
Der Adreßbus ADR ist über die Trennstelle TR 1 an den Bitprogram speicher
BSP und die Trennstelle TR 2 an den Abbildspeicher AB geführt.
-
Die Trennstelle TR 3 liegt in den Datenleitungen des Abbildspe -chers
AB 1. Die Trennstelle TR 5 umfaßt eine Aufrufsteuerleitung.
-
AB 1 für den Abbildspeicher AB 1, eine Aufrufsteuerleitung für den
Bitprogrammspeicher BSP und eine Schreib/Lese-Steuerleitu-STWR sowohl für den Bitprogrammspeicher
BSP als auch den Abbildspeicher AB 1.
-
Die Trennstellen TH 3 und TR 4 sind im Gegensatz zu den anderen Trennstellen
TPt 1, TR 2 und TR 5, welche nur unidirektional arbeiten, bidirektional ausführt.
-
Die im Bitprozessor BP enthaltene Zusatzschaltung zur Gewinnung des
Stopsteuersignals STOP (Fig. 3) besteht aus einem pei -erglied 5, speziell einem
Flip-Flop, dessen Setzeingang eines Vergleichers 6 angeschlossen ist. Der Vergleicher
6 liegt
eingangsseitig an den Datenleitungen des Bitprozessors
BP. Am Rücksetzeingang R des Speichergliedes 5 ist die vom Wortprozessor WP kommende
Startsteuerleitung START angeschlossen. Der invertierte Ausgang Q des Speichergliedes
5 ist als Stopsteuerleitung STOP fUr die Bustrennschaltun 2 bzw. den Interrupteingang
des Wortprozessors WP aus dem Bitprozessor BP herausgeführt.
-
Innerhalb des Bitprozessors BP ist die Stopsteuerleitung STOP auf
eine interne Start/Stopsteuerung 7 geführt, an welcher auch der nichtinvertierte
Ausgang Q des Speichergliedes 5 angeschlossen ist.
-
Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung, bei der
die Binär-Ein- und Ausgabekanäle am Wortprozessor WP angeschlossen sind, ist folgende:
Durch die Bustrennschaltung 2 kann der Wortprozessor WP von dem Abbildspeicher AB1
und dem Bitprogrammspeicher BSP abgekoppelt werden oder im Falle des Durchschaltens
der Busleitungen den Zugriff des Wortprozessors WP sowohl zum Abbildspeicher als
auch zum Bitprogrammspeicher BSP ermöglichen.
-
Durch die in der Bustrennschaltung 2 eingesetzten Tristate-Bausteine
kann die Trennfunktion durch Schalten in den hochohmigen Zustand leicht ausgeführt
werden.
-
BPr Ablauf eines Steuerzyklus beginnt immer mit einer Ein/Aussabe-Routine,
d. h. das Abbild der Prozeßeingänge wird in den Abbildspeicher AS 1 eingetragen
und die im letzten Durchlauf des Fitprogrammspeichers BSP aktualisierten und im
Abbildspeicher AB 1 abgelegten Ausgänge werden an den Prozeß ausgegeben. In dieser
Phase der Ein/Ausgabe befindet sich der Bitprozessor BP im Stop-Zustand, d. h. seine
Verarbeitung ruht, die Bustrennungschaltung 2 ist inaktiv, der Wortprozessor WP
hat Zugriff zu allen Speichern und führt die Ein/Ausgabe-Routine über die Binär-Ein-Ausgabeeinheit
4 durch. Damit läuft die Ein/Ausgabe-Routine unter Programmsteuerung ab und kann
flexibel gestaltet werden (z. B. kann die Ein/Ausgabe-Geschwindigkeit an die Belange
der zu steuernden Prozesse angepaßt werden). Nach Beendigung der Ein/Ausgabe-Routine
gibt der Wortprozessor WP an den Bitprozessor BP eill Steuersignal START, worauf
der Ditprozessor BP die Bustrennschaltung 2 aktiviert und das Programm im Bitprogrammspeicher
BSP abarbeitet, indessen
Verlauf die Ausgänge im Abbildspeicher
AB 1 aktualisiert werden.
-
Während dieser Zeit der Abarbeitung des Bitprogrammspeichers BSP durch
den Bitprozessor BP arbeitet der Wortprozessor WP Programme aus dem Wortprogrammspeicher
WSP (z. B. Arithmetik, Zeit-Zählerroutine) ab oder verkehrt über die Digital-Ein-Ausgabeeineit
3 -mit einem weiteren Rechner. Hat der Bitprozessor BP den letzten Befehl des Bit-Verarbeitungsp.rogrammes
(ENDE-Befehl) erreicht, geht er in den Stop-Zustand, wodurch die Bustrennschaltung
2 inaktiv wird. Dieser Stop-Zustand wird dem Wortprozessor WP von der Stopsteuerleitung
STOP beispielsweise über einen Interrupt-Eingang gemeldet. Der Wortprozessor WP
kann daraufhin sein laufendes Programm unterbrechen und die Ein/Ausgabe-Routine
ausführen.
-
Das Speicherglied 5 im Bitprozessor BP (Fig. 3) realisiert den Start/Stop-Betrieb
einschließlich der Ansteuerung des Bustrennschaltung 2. Der Vergleicher 6 erkennt
die Kodierung des ENDE-Befehls und aktiviert den Setzeingang S des Speiehergliedes
5. Vom netzen des Speichergliedes 5 (Stop-Zustand des Bitprozessors BP) bis zum
Rücksetzen des Speichergliedes 5 (Start des Bitprozessors BP) hat der Wortprozessor
WP Zugriff zum gesamten Speicherbereich. Er kann dem zufolge in dieser Zeit auch
Befehle abarbeit^en, die im Bitprogrammspeicher BSP stehen. Das ist sinnvoll, wenn
der Bitprogrammspeicher BSP auf Grund eines. geringen Bit-Steuerprogrammes nicht
ausgenutzt ist, d. h. Speicherbereiche nicht belegt sind. Der-freie Speicherplatz
im Bitprogrammspeicher BSP kann dann mit Wortbefehlen belegt werden die während
des Stop-Zustandes des Bitprozessors BP vom Wortprozessor WP abgearbeitet werden.
Eine weitere Ausnutzung des Speicherzugriffs im Stop-Zustand ist die Möglichkeit
der Eingabe von Programmkorrekturren, bzw. vom Speicherbereich des Bitprogrammspeichers
BSP und- dem Àbbildspeicher AE 1 über den Wortprozessor WP.
-
Über eine einzige Anschlußstelle, wie z. B. über den seriellen Anschluß
des Wortprozessors WP, kann ein Programmiergerät fUr die Speicherbereiche von Bitprozessor
BP und Wortprozessor WP angeschlossen werden.
-
Der Code des ENDE-Befehls des Bitprogrammspeichers ESP ist sinnvollerweise
im Inhalt jeder gelöschten Speicherzelle des Bitprogrammspeichers BSP enthalten.
Im vorliegenden Ausfü.hrungsbeispiel ist das die hexadezimale Kodierung FF. Dadurch
ist das Zusammenspiel zwischen dem Bitprozessor BP und dem Wortprozessor WP auch
ohne geladenes Bitprogramm möglich, weil der Bitprozessor BP bei der Dekodierung
des ersten aufgerufenen Wortes im Bitprogrammspeicher BSP einen ENDE-Befehl erkennt
und damit die Trennstellen TR 1 bis TR 5 in der Bustrennschaltung 2 inalitiv macht.
-
D.er Teilabbildspeicher AB 2, als zweiter Abbildspeicher, ermöglicht
einen zusätzlichen Austausch von Merkern oder Parametern zum Bitprozessor BP oder
Wortprozessor WP. Beispielsweise kann der Wortprozessor WP in der Inaktivphase der
Bustrennschaltung 2 -Daten-aus dem Abbildspeicher AB 1 in den Teilabbildspeicher
AB 2 laden und diese Daten in der Aktivphase der Bustrennschaltung 2 in den Wortprogrammen
verarbeiten.
-
Die wahlweise Anschlußmöglichkeit der Binär-Ein-Ausgabeeinheit 4 an
den Bitprozessor BP, welcher die Ein/Ausgabe zum zu steuernden Prozeß realisiert,
bringt den Vorteil, daß die Ein/Ausgabe mit sehr hoher Geschwindigkeit durch den
Bitprozessor BP realisiert werden kann.
-
- Leerselte -