JPS61103246A - シ−ケンスコントロ−ラの演算装置 - Google Patents
シ−ケンスコントロ−ラの演算装置Info
- Publication number
- JPS61103246A JPS61103246A JP22559684A JP22559684A JPS61103246A JP S61103246 A JPS61103246 A JP S61103246A JP 22559684 A JP22559684 A JP 22559684A JP 22559684 A JP22559684 A JP 22559684A JP S61103246 A JPS61103246 A JP S61103246A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- address
- microprocessor
- instruction
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ストリングプリミテ１プ＃令を実行し得る
マイクロプロセッサを利用してシーケンス市１」御演算
処理の尚連化及びＴＪｊＬ其鉄直の早純悔成化を図るシ
ーケンスコントローラの′ｏＩＬ昇装賦に関するもので
める。
マイクロプロセッサを利用してシーケンス市１」御演算
処理の尚連化及びＴＪｊＬ其鉄直の早純悔成化を図るシ
ーケンスコントローラの′ｏＩＬ昇装賦に関するもので
める。
汎用の８ビツトないし１６ピツトの７１クロフ゛ロセツ
サの命令を利用してシーケンスｔｌｉｌＪ蜘Ｕ路の割り
演算全ソフトウェア処理ｒ（て竹なりと、従来のリレー
ロ路等によるシーケンス制御処理と比較すると５倍〜１
０倍の処理時間ｔ−貴し友。
サの命令を利用してシーケンスｔｌｉｌＪ蜘Ｕ路の割り
演算全ソフトウェア処理ｒ（て竹なりと、従来のリレー
ロ路等によるシーケンス制御処理と比較すると５倍〜１
０倍の処理時間ｔ−貴し友。
このことから、一般にシーケンス制御演算処理全実行す
る方式としてシーケンス制御演算回路とマイクロプロセ
ッサの併用方式がある。
る方式としてシーケンス制御演算回路とマイクロプロセ
ッサの併用方式がある。
第３図はシーケンスＷＩＩ御演算回路とマイクロプロセ
ッサの併用方式を採用した従来のシーケンスコントロー
ラの演算装置Ｔ：ある。
ッサの併用方式を採用した従来のシーケンスコントロー
ラの演算装置Ｔ：ある。
図に２いて（１ａ）はマイクロプロセッサ（以下ＣＰＵ
と称す）ｓ （１ｂ）はＣＰ Ｕ （Ｉａ）内のプロ
グラムカウンタ、 （１ｃ）はリレー回路ＶＣよる接
点及びコイル命令処理用の演算部 （ＩにＣ演鼻舒（
１ｃ、）内に同威するシーケンス制御命令抽出用のイン
ストラクションカウンタ％ （１ｅ）はシーケンス制御
中１［ｋｍ示するシーケンスプログラムの格納されたシ
ーケンスプログラムメモリｓ （１ｔ）はｙＬ算ｈｐ
（１ｃ）ｖｃよる演算実行時に賛するデータ、及び
演：Ｉｌ粕果を格納するデータメモ！ｊ、（１ｇ）はＵ
Ｐ Ｕ （１ａ）がオ０用するマイクロプログラム、
ワークよりア等の為のメ、、、 ！”＆０”１０．ｆ
−１−″′″″″′。
と称す）ｓ （１ｂ）はＣＰ Ｕ （Ｉａ）内のプロ
グラムカウンタ、 （１ｃ）はリレー回路ＶＣよる接
点及びコイル命令処理用の演算部 （ＩにＣ演鼻舒（
１ｃ、）内に同威するシーケンス制御命令抽出用のイン
ストラクションカウンタ％ （１ｅ）はシーケンス制御
中１［ｋｍ示するシーケンスプログラムの格納されたシ
ーケンスプログラムメモリｓ （１ｔ）はｙＬ算ｈｐ
（１ｃ）ｖｃよる演算実行時に賛するデータ、及び
演：Ｉｌ粕果を格納するデータメモ！ｊ、（１ｇ）はＵ
Ｐ Ｕ （１ａ）がオ０用するマイクロプログラム、
ワークよりア等の為のメ、、、 ！”＆０”１０．ｆ
−１−″′″″″′。
尚、（１ｈ）はｃ Ｐ Ｕ （１ａ）２１１４らｙｌｘ
部 （１りに対する監視用入力ボート、（１１）は演算
濤ｆ （１ｃ）エフＣＰＵ（Ｉａ）−の割り込入力、
（１ｊ）〜（１１）はパスライン用バッファ、（１ｍ）
はデータバス、（ｉｎ）ハアドレスノ（ス、（１りはバ
ス切換回路″′Ｃある。
部 （１りに対する監視用入力ボート、（１１）は演算
濤ｆ （１ｃ）エフＣＰＵ（Ｉａ）−の割り込入力、
（１ｊ）〜（１１）はパスライン用バッファ、（１ｍ）
はデータバス、（ｉｎ）ハアドレスノ（ス、（１りはバ
ス切換回路″′Ｃある。
次に上記の摘取に係る従来のシーケンスコントローラの
演算装置上説明する。
演算装置上説明する。
シーケンスコントローラの演算装置の処理方式に現在一
般に使用されている電子計算４戒同様、プログラムメモ
リ（１ｅ）の各アドレスｉｌｃ記憶されたデータを先頭
アドレスから終了アドレス−！″Ｃ読み出しながら逐次
処理する方式″Ｔ：ある。
般に使用されている電子計算４戒同様、プログラムメモ
リ（１ｅ）の各アドレスｉｌｃ記憶されたデータを先頭
アドレスから終了アドレス−！″Ｃ読み出しながら逐次
処理する方式″Ｔ：ある。
通常シーケンス制−における単純な接点及びコイル命令
等の実行は高速実行処理の目的刀）ら、（２）（１ａル
、起動信号七児信して演算部（１０つ同のインストラク
ションカウンタ（１（１）ｋ起動させアドレス１ぎ号で
発生させる。このアドレス信号Ｖｃ基つきシーケンス命
令がシーケンスプログラムメモリ（１θ〕エク抽出され
シーケンス命令の実行を演Ｊｔ４．飾（１Ｃ）に渡す。
等の実行は高速実行処理の目的刀）ら、（２）（１ａル
、起動信号七児信して演算部（１０つ同のインストラク
ションカウンタ（１（１）ｋ起動させアドレス１ぎ号で
発生させる。このアドレス信号Ｖｃ基つきシーケンス命
令がシーケンスプログラムメモリ（１θ〕エク抽出され
シーケンス命令の実行を演Ｊｔ４．飾（１Ｃ）に渡す。
１しか
しながら、タイマ処理、数値演算処理等、 ・演算部
（１０内では処理不可能なシーケンス命令がシーケンス
プログラムメモリ（１すＬ９耽み出されると、演算部（
１りはインストラクションカウンタ（１ｄ）に対して続
くシーケンス命令の読み出し’ｔ 一時停止させる。
しながら、タイマ処理、数値演算処理等、 ・演算部
（１０内では処理不可能なシーケンス命令がシーケンス
プログラムメモリ（１すＬ９耽み出されると、演算部（
１りはインストラクションカウンタ（１ｄ）に対して続
くシーケンス命令の読み出し’ｔ 一時停止させる。
そして、絖み出されｙｃｙ−ケンス命令の実行上ＣＰ
Ｕ （１ａ）ＶＬｌｅ行さぜる。命令全移行さぜる方法
としてはＴＭ’Ｊ１部監視用入力ホー） （１ｈＸ−セ
ットしてＣＰ Ｕ （１ａ）Ｉｃ ７−ケンス命令の移
行を認臓ａぜるか、又は頂昇都（１リよりＣＰ Ｕ （
１ａ）ｆｊＬ対し、割り込み人力（１１１−弁してシー
ケンス命令実行の剖９込みをかける２つの方式がある。
Ｕ （１ａ）ＶＬｌｅ行さぜる。命令全移行さぜる方法
としてはＴＭ’Ｊ１部監視用入力ホー） （１ｈＸ−セ
ットしてＣＰ Ｕ （１ａ）Ｉｃ ７−ケンス命令の移
行を認臓ａぜるか、又は頂昇都（１リよりＣＰ Ｕ （
１ａ）ｆｊＬ対し、割り込み人力（１１１−弁してシー
ケンス命令実行の剖９込みをかける２つの方式がある。
以上の工うにＣＰ Ｕ （１ａ）に対しシーケンス命令
の移行を匁釆すると、パス切換回路（１りによって切換
制御されたアドレスバス（１ｎ）とデータバス（１坤を
介して、アドレス信号がＣＰ Ｕ （１ａ）エクシーケ
ンスフ゛ログラムメモリ（１ｅ）に逆出され、このアド
レス１ｕ号ｖｃ該当したシーケンス命令がシーヶノス７
°ログラムメ七り（１ｅ）工Ｖ抽出８れてＣＰ Ｕ （
Ｉａ、）に入力される。
の移行を匁釆すると、パス切換回路（１りによって切換
制御されたアドレスバス（１ｎ）とデータバス（１坤を
介して、アドレス信号がＣＰ Ｕ （１ａ）エクシーケ
ンスフ゛ログラムメモリ（１ｅ）に逆出され、このアド
レス１ｕ号ｖｃ該当したシーケンス命令がシーヶノス７
°ログラムメ七り（１ｅ）工Ｖ抽出８れてＣＰ Ｕ （
Ｉａ、）に入力される。
ＣＰ Ｕ （１ａ）Ｋ入力されたシーケンス命令に、七
こ″″Ｃ伽其処理され′＠算結果はデータメモＩ）（１
ｆ）に格納される。
こ″″Ｃ伽其処理され′＠算結果はデータメモＩ）（１
ｆ）に格納される。
このようにＣＰ Ｕ （１ａ）は、任された演算処理が
光子すると、得度インストラクションカウンタ（１ｄ）
を起動し、利＠４１演其の実行上Ｍ具都（１ｃ）におい
て−行なわす。Ｕ Ｐ Ｕ （１ａ）とｙＬ’１４ ｆ
ｔ１ｓ （１り間に２ける、 制（財）演算の実行
繰０返しは、シーケンスプログラムの最俊七宣言する「
ＥＮＤ命令」七シーケンスプログラムメモリ（１り工０
読み出丁まで継続する。
光子すると、得度インストラクションカウンタ（１ｄ）
を起動し、利＠４１演其の実行上Ｍ具都（１ｃ）におい
て−行なわす。Ｕ Ｐ Ｕ （１ａ）とｙＬ’１４ ｆ
ｔ１ｓ （１り間に２ける、 制（財）演算の実行
繰０返しは、シーケンスプログラムの最俊七宣言する「
ＥＮＤ命令」七シーケンスプログラムメモリ（１り工０
読み出丁まで継続する。
「ＩＣＨＤ６６令」が読み出された符、し輔貧に対する
処理ｌ！ｌ］ｆｌ：は、ＭＩＪＦｉｅの工うにλ具部監
視用人力ポート（１ｈ）又―割り込み人力（ｌｉ、）に
便用することでＣＰ Ｕ （１ａ）／Ｘ渡される。ｃｐ
ａ（１ａ）はＫ Ｇ ’ｉ’Ｌ ７（処理Ｍ作を光了し
′ｆｃ恢、得度シーケンス１０グラムメモリ（１ｅ）の
アドレスバス杭み出さぜる工：）１ンストラクシヨンカ
ウンタ（１ｄ）ｋ起動ざぜゐ。
処理ｌ！ｌ］ｆｌ：は、ＭＩＪＦｉｅの工うにλ具部監
視用人力ポート（１ｈ）又―割り込み人力（ｌｉ、）に
便用することでＣＰ Ｕ （１ａ）／Ｘ渡される。ｃｐ
ａ（１ａ）はＫ Ｇ ’ｉ’Ｌ ７（処理Ｍ作を光了し
′ｆｃ恢、得度シーケンス１０グラムメモリ（１ｅ）の
アドレスバス杭み出さぜる工：）１ンストラクシヨンカ
ウンタ（１ｄ）ｋ起動ざぜゐ。
以上の工うに従来のシーケンスコントローラの演）ｒ、
装置では％削り込与命令がめつ之硼首に龜シーケンスプ
ログラムメモリ（１ｅ）及びデータメモリ（１ｆ）エフ
の制帥砧令抽出又は演算結果格納の為のアドレス信号′
ｆＩ：インストラクションカウンタ（１ｄ）又はＣＰ
Ｕ （１ａ）から送出していた。七の為演算部（１ｃ）
Ｏアドレス情号退出制唾は非常に機雑なものとなってい
た。また、Ｌ：ＰＵ（１りと演算部（１りの双方がパス
切換えｔｆｌＪ Ｍｌの４にプログラムメモリとデータ
メモＩＪ’を使用する為、演算部にパス切ｖ恨え用側岬
回路が心安となった。史Ｔｉｃ Ｃ’ Ｐ Ｕと演算地
回で−ＩＪ飾命令の処理を渡す特に無駄時間が生じ制御
動作のｈ連化の妨げとなる問題点がめった。
装置では％削り込与命令がめつ之硼首に龜シーケンスプ
ログラムメモリ（１ｅ）及びデータメモリ（１ｆ）エフ
の制帥砧令抽出又は演算結果格納の為のアドレス信号′
ｆＩ：インストラクションカウンタ（１ｄ）又はＣＰ
Ｕ （１ａ）から送出していた。七の為演算部（１ｃ）
Ｏアドレス情号退出制唾は非常に機雑なものとなってい
た。また、Ｌ：ＰＵ（１りと演算部（１りの双方がパス
切換えｔｆｌＪ Ｍｌの４にプログラムメモリとデータ
メモＩＪ’を使用する為、演算部にパス切ｖ恨え用側岬
回路が心安となった。史Ｔｉｃ Ｃ’ Ｐ Ｕと演算地
回で−ＩＪ飾命令の処理を渡す特に無駄時間が生じ制御
動作のｈ連化の妨げとなる問題点がめった。
この発明は、か刀≧る問題点を解決するためになさｌｒ
したもので、シーケンス命令七シーケンスプロクラムメ
モリエク欣み出丁インストラクションカウンタとして、
Ｃｐａのプログラムカウンタを使用して、演！、都’
（（Ｃ！ＰＵの鳳接劇御下に配置することＶＣＣエフＵ
ｌ其部ｔエク早純化すると共に、制御節分の処理上〇Ｐ
Ｕと演算地回で歿し会う場曾１□１１．Ｖｃ％生する市
ＩＪｍ拗咋中の無駄時間を屏消することｔｌ：ｌ的とし
てい心。
したもので、シーケンス命令七シーケンスプロクラムメ
モリエク欣み出丁インストラクションカウンタとして、
Ｃｐａのプログラムカウンタを使用して、演！、都’
（（Ｃ！ＰＵの鳳接劇御下に配置することＶＣＣエフＵ
ｌ其部ｔエク早純化すると共に、制御節分の処理上〇Ｐ
Ｕと演算地回で歿し会う場曾１□１１．Ｖｃ％生する市
ＩＪｍ拗咋中の無駄時間を屏消することｔｌ：ｌ的とし
てい心。
この祐明にρ島刀為るシーケンスコントローラの演算装
置は、先頭尻み出しアドレスと、データー絖み出し処理
回数を予めて設定することｖｃ工り、アドレス１Δ号を
先頭アドレスＬり上記処理回数分だけ順次更新しながら
７０グラム力ウンタエク外部８を憶装鉦へ１続転送七行
うストリング１リミテイプ命令を実行できるマイクロプ
ロセッサを堀え、アドレス信号送出及び制御１ｄ号込出
會７１クロプロセッサにて制御するものＴ：ある。
置は、先頭尻み出しアドレスと、データー絖み出し処理
回数を予めて設定することｖｃ工り、アドレス１Δ号を
先頭アドレスＬり上記処理回数分だけ順次更新しながら
７０グラム力ウンタエク外部８を憶装鉦へ１続転送七行
うストリング１リミテイプ命令を実行できるマイクロプ
ロセッサを堀え、アドレス信号送出及び制御１ｄ号込出
會７１クロプロセッサにて制御するものＴ：ある。
この発明ｖｃＢいては、マイクロ１０セツサはシーケン
スｔＩＩｉ卿＋１狐ｔテーブル化し７ｅ％のｔ蚕照しな
からアドレス信号及びデータ簀き込み信号の逆出會＠接
割−すると共ＶＣ，演昇都刀為らの削り込み妾求に対し
てもｓ ＝にアドレス及びデータバスθ切換制御等ｗｈ
って割り込み較求を処理丁ゐ。そ″“°°１°Ｊ（ｄ４
１ａ″ｍ ＜ ”Ｃ”Ｙ ／ ’０７−“ゞ′ｆ０′″
′ ｊ嵌ｉ１＋ｉＪ−下に１ぼくごとが−」馳となる
。
スｔＩＩｉ卿＋１狐ｔテーブル化し７ｅ％のｔ蚕照しな
からアドレス信号及びデータ簀き込み信号の逆出會＠接
割−すると共ＶＣ，演昇都刀為らの削り込み妾求に対し
てもｓ ＝にアドレス及びデータバスθ切換制御等ｗｈ
って割り込み較求を処理丁ゐ。そ″“°°１°Ｊ（ｄ４
１ａ″ｍ ＜ ”Ｃ”Ｙ ／ ’０７−“ゞ′ｆ０′″
′ ｊ嵌ｉ１＋ｉＪ−下に１ぼくごとが−」馳となる
。
第１図はこの発明の一央＃？ｌＪｋ示す桐成凶でめる。
図中第３図と同符号は同−又は相当部分を示すものでめ
る。
る。
第１図ＩＣ５−いて（２ａ〕は汎用の並列複数ビット処
理のマイクロ１０セツサだが、ストリングプリミティブ
４！、命令を実行し得る能力を有する為、先頭アドレス
とデータ読み出し処理回数七指足することＶＣより、マ
イクロプログラムからの命令コード？耽み出すことなく
、連続的にアドレス値１Ｆ−シーケンス７０グラムメモ
リ（１ｅ ）［送出し、シーケノス岐令ｔ″順次説み出
すことが′Ｃきる。
理のマイクロ１０セツサだが、ストリングプリミティブ
４！、命令を実行し得る能力を有する為、先頭アドレス
とデータ読み出し処理回数七指足することＶＣより、マ
イクロプログラムからの命令コード？耽み出すことなく
、連続的にアドレス値１Ｆ−シーケンス７０グラムメモ
リ（１ｅ ）［送出し、シーケノス岐令ｔ″順次説み出
すことが′Ｃきる。
又１アドレス１ゴ号等の転送は、マイクロ１０セツサか
らの砧鎗コードを試み出しｔ竹うことなく実行されるの
で、アドレス１ぽ号逆出から狽葬枯米ｔアータメモリ（
１ｆｉ格納に至る、１命令笑行サイクルが１７１クロ秒
ｂｌＪ後で光結する。史に先頭アドレスとデータ読み出
し処理回数の設層次第で、７０グラムカウンタ（１ｂ）
のカウント出刃にて、上意のアドレス刀為ら上意アドレ
ス筐で全連続的にアドレスバス（Ｉｎ九すｒしてメモリ
へ送出できる。
らの砧鎗コードを試み出しｔ竹うことなく実行されるの
で、アドレス１ぽ号逆出から狽葬枯米ｔアータメモリ（
１ｆｉ格納に至る、１命令笑行サイクルが１７１クロ秒
ｂｌＪ後で光結する。史に先頭アドレスとデータ読み出
し処理回数の設層次第で、７０グラムカウンタ（１ｂ）
のカウント出刃にて、上意のアドレス刀為ら上意アドレ
ス筐で全連続的にアドレスバス（Ｉｎ九すｒしてメモリ
へ送出できる。
次にマイクロプロセッサ（２ａ）かストリノグプリミテ
１ブ誼令ヲ実行しつつ、マイクロプロセッサ（２ａ ）
ＩＣ直接制御４１ぢれる演算部（２Ｃ）がシーケンス演
舅七実行する動作を第２図に基づき脱明する。
１ブ誼令ヲ実行しつつ、マイクロプロセッサ（２ａ ）
ＩＣ直接制御４１ぢれる演算部（２Ｃ）がシーケンス演
舅七実行する動作を第２図に基づき脱明する。
圧２図中（３ａ）〜（３ｄ） １での４つのステート−
ストリング１リミテイプ砧令に諧ついて行なわれる一一
シーケンス制岬の実行が光子する。７１クロ１０セツサ
（２ａ）μステー） （３ａ）でシーケンスプログラム
メモリ（１ｅ）Ａ−アドレス全送出し、同時にマイクロ
プロセッサで１ら送出される畳き込−９−信号＆ｆＣエ
ク、上記シーケンスプログラムメモリ（１ｅ）エフ肌み
出されたシーケンス命令を演算部（２Ｃ〕にランチすゐ
。
ストリング１リミテイプ砧令に諧ついて行なわれる一一
シーケンス制岬の実行が光子する。７１クロ１０セツサ
（２ａ）μステー） （３ａ）でシーケンスプログラム
メモリ（１ｅ）Ａ−アドレス全送出し、同時にマイクロ
プロセッサで１ら送出される畳き込−９−信号＆ｆＣエ
ク、上記シーケンスプログラムメモリ（１ｅ）エフ肌み
出されたシーケンス命令を演算部（２Ｃ〕にランチすゐ
。
しかしながら、ラッチされ九シーケンス命令が７Ｘ其鄭
（２Ｃ）においては処理できない清貧は、遺昇５（２ｃ
）はステート（３ｂ）ｒｃｈいて、７１クロプロセツサ
（２ａ）に対して割り込み′（＋−紬り込み人力（１り
をブ「して送出する。そしてシーケンス岐令内谷ＶＣ応
じたアドレス生成相ベクトルｔマイクロ１０セッサ（２
ａ）より送出され７ｃ制−伯°力にて切侠剛岬ざ扛たバ
スライノ用バッファに２［１しるデータバス（１ｍ）へ
送出する。そして送出されたシーケンス命令はｉイクロ
プロセッサ（２ＥＬ）ｌ／（：てＴｙ４．其処理され、
データメモリ（１旬へ格納される。
（２Ｃ）においては処理できない清貧は、遺昇５（２ｃ
）はステート（３ｂ）ｒｃｈいて、７１クロプロセツサ
（２ａ）に対して割り込み′（＋−紬り込み人力（１り
をブ「して送出する。そしてシーケンス岐令内谷ＶＣ応
じたアドレス生成相ベクトルｔマイクロ１０セッサ（２
ａ）より送出され７ｃ制−伯°力にて切侠剛岬ざ扛たバ
スライノ用バッファに２［１しるデータバス（１ｍ）へ
送出する。そして送出されたシーケンス命令はｉイクロ
プロセッサ（２ＥＬ）ｌ／（：てＴｙ４．其処理され、
データメモリ（１旬へ格納される。
テート（６ｂ）″’ｔｅ演與都（２ｃ炉二データメモリ
（１ｆン工９必賛なデータの並列ルしみ出し全行い、続
くステー） （５ｃ）にて必債なヒツトに対し、セット
又にリセットといった修触全行った後、ステート（３ｄ
）において上記データ？読み出したデータメモリ（１ｆ
）の同アドレスへ修飾佼のデータをｖさ込み、−シーケ
ンス詰合の処理を光子させる。
（１ｆン工９必賛なデータの並列ルしみ出し全行い、続
くステー） （５ｃ）にて必債なヒツトに対し、セット
又にリセットといった修触全行った後、ステート（３ｄ
）において上記データ？読み出したデータメモリ（１ｆ
）の同アドレスへ修飾佼のデータをｖさ込み、−シーケ
ンス詰合の処理を光子させる。
こり先物ｒＬ以上胱明したと２９、ｉイクロ７０セッサ
はシーケンス１ｌｌＦｔ其処理の開始時に、先頭のシー
ケンス命慴から最終シーケンス命令を示す「ＥＮＤ防合
」に主る筐での鮪金数？ストリングｊ□′１１ プ
リミティクＮ金の実行回数として設芝し、又ジ−ケンス
ズログラムの格納され之メモリの先頭資地をシーケンス
命令開始會地と設定してストリングプリミティブ命＋ｋ
ｋ！す返し実行丁れは、シーケンス演算処理は総てマイ
クロフーロセンサａ直接制（至）下ｔｉｃ ＩＩ、ｉ：
刀為れ、円滑Ｉ／Ｃ演其演算処理にマイクロ１０セツサ
のソフトウェア処理が併用されてシーケンス演算が実行
８れる。
はシーケンス１ｌｌＦｔ其処理の開始時に、先頭のシー
ケンス命慴から最終シーケンス命令を示す「ＥＮＤ防合
」に主る筐での鮪金数？ストリングｊ□′１１ プ
リミティクＮ金の実行回数として設芝し、又ジ−ケンス
ズログラムの格納され之メモリの先頭資地をシーケンス
命令開始會地と設定してストリングプリミティブ命＋ｋ
ｋ！す返し実行丁れは、シーケンス演算処理は総てマイ
クロフーロセンサａ直接制（至）下ｔｉｃ ＩＩ、ｉ：
刀為れ、円滑Ｉ／Ｃ演其演算処理にマイクロ１０セツサ
のソフトウェア処理が併用されてシーケンス演算が実行
８れる。
またアドレス信号及び一部の割−１ごカケ７１クロプロ
セッサから直接運出しているため、従米のシーケンスコ
ントローラのｆｆ１％装濾に比べ省しく単純なハードウ
ェア徊成となると共に尚連演μ処理がＥｉＪ能となる効
果がある。
セッサから直接運出しているため、従米のシーケンスコ
ントローラのｆｆ１％装濾に比べ省しく単純なハードウ
ェア徊成となると共に尚連演μ処理がＥｉＪ能となる効
果がある。
４１図はこの発明の一実施例ｒホ丁桐成図、第２図はこ
の究明ｒ（て使用し友７１クロ１０セッサが味り返し副
御命合を実行丁ゐ→曾のマシンサイクルの状悪逓移図、
第６図は従来のシーケンスコントローラｌ／）？Ｘ算装
置の祠成凶でろ心。 凶ｌＣｊ？いて（１りにプログラムカウンタ、（１０う
はシーケンスプログラムメモリ、（１ｆ）はデータメモ
リ、 （Ｉｊ、ｌ−（１ｇ）はバスラフ＋７用バツフ
ア、（２りに本発明におけるマイクロプロセッサ、（２
りは頂典郁 なお、谷図中同−符号は同一１７ｔは相当部分を飛す。
の究明ｒ（て使用し友７１クロ１０セッサが味り返し副
御命合を実行丁ゐ→曾のマシンサイクルの状悪逓移図、
第６図は従来のシーケンスコントローラｌ／）？Ｘ算装
置の祠成凶でろ心。 凶ｌＣｊ？いて（１りにプログラムカウンタ、（１０う
はシーケンスプログラムメモリ、（１ｆ）はデータメモ
リ、 （Ｉｊ、ｌ−（１ｇ）はバスラフ＋７用バツフ
ア、（２りに本発明におけるマイクロプロセッサ、（２
りは頂典郁 なお、谷図中同−符号は同一１７ｔは相当部分を飛す。
Claims (2)
- （１）先頭アドレスとデータ読み出し処理回数を設定す
ることにより、アドレス信号を先頭アドレスより上記処
理回数分だけ順次更新しながら外部記憶装置へ連続転送
を行うストリングプリミティブ命令を行い得るマイクロ
プロセッサと、該マイクロプロセッサより送出されたア
ドレス信号に基づいて抽出されるシーケンス命令の記憶
されているシーケンスプログラムメモリと、抽出された
シーケンス命令を解読し、演算処理を行う演算部と、演
算処理結果を記憶すると共に、該演算処理に要するデー
タを記憶したデータメモリを備え、前記マイクロプロセ
ッサの一命令実行サイクル時間に、シーケンス命令の読
み出し、処理すべきデータの並列読み出し、修飾、及び
並列書き込みといつた一連のシーケンス演算処理を行う
ことを特徴とするシーケンスコントローラの演算装置。 - （２）上記各メモリより読み出されたデータは、上記マ
イクロプロセッサより送出される制御信号にて切換制御
されるバイライン用バッファにより上記演算部又はマイ
クロプロセッサへ送出されることを特徴とする特許請求
の範囲第１項記載のシーケンスコントローラの演算装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22559684A JPS61103246A (ja) | 1984-10-26 | 1984-10-26 | シ−ケンスコントロ−ラの演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22559684A JPS61103246A (ja) | 1984-10-26 | 1984-10-26 | シ−ケンスコントロ−ラの演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103246A true JPS61103246A (ja) | 1986-05-21 |
| JPH0548490B2 JPH0548490B2 (ja) | 1993-07-21 |
Family
ID=16831799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22559684A Granted JPS61103246A (ja) | 1984-10-26 | 1984-10-26 | シ−ケンスコントロ−ラの演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61103246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298707A (ja) * | 1988-10-05 | 1990-04-11 | Toshiba Corp | プログラマブルコントローラ |
-
1984
- 1984-10-26 JP JP22559684A patent/JPS61103246A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298707A (ja) * | 1988-10-05 | 1990-04-11 | Toshiba Corp | プログラマブルコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548490B2 (ja) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| JPS61103246A (ja) | シ−ケンスコントロ−ラの演算装置 | |
| JPS62236006A (ja) | Ｎｃ装置の処理方法 | |
| JPS6212529B2 (ja) | ||
| WO1988004452A1 (en) | Processing unit having at least one coprocessor | |
| JPS6355636A (ja) | デ−タ処理システム | |
| JPH0560629B2 (ja) | ||
| JP2510691B2 (ja) | 演算処理方法 | |
| JPH03184127A (ja) | レジスタ退避制御方法 | |
| JP3111372B2 (ja) | プログラマブルコントローラ | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPH0222417B2 (ja) | ||
| JPS5925264B2 (ja) | ベクトル命令処理方式 | |
| JPS5995646A (ja) | 演算制御装置 | |
| JPS595354A (ja) | デ−タ処理装置 | |
| JPH0517589B2 (ja) | ||
| JPS61267174A (ja) | ベクトル処理方法及びベクトルプロセッサ | |
| JPS6383866A (ja) | ベクトル演算処理方式 | |
| JPS60181836A (ja) | プログラマブルコントロ−ラのコモンインタ−ロツク処理方法 | |
| JPS615338A (ja) | 画面編集デ−タ復元方式 | |
| JPH03154929A (ja) | 中央処理装置 | |
| JPS60142427A (ja) | デ−タ処理装置 | |
| JPH0355632A (ja) | 文字列のコード変換方式 | |
| JPS6366637A (ja) | 情報処理装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |