JPS6250934A - 処理装置の割込制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、処理装置の割込制御方式に関わり、特に、命
令実行途中での割込に関する。

〔発明の背景〕

文字処理やリスト処理を高速に実行するために、これら
の処理をファームウェア化することがあるが、この場合
、１つの命令の実行時間が非常に長いため、命令実行途
中で割込を入れることができなければ、外部に対する応
答性が落ちてしまう。

この命令実行途中割込の実現方法としては公知例１ｒＶ
ＡＸ　　１１　Ａｒｃｈｉｔｅｃｔｕｒｅ　Ｈａｎｄｂ
ｏｏｋＪ及び公知例２「米国特許第３４０１３７５号」
に述べられている方式がある。

公知例の該当部分を簡単に説明する。まず、一般の割込
は第２図（ａ）、第２図（ｂ）に示すように、割込要求
があると命令の切れ目でプログラムカウンタ、プログラ
ムレベルの切換を行い、割込に対応した処理終了後、プ
ログラムカウンタ、プログラムレベルを回復する。これ
に対しＶＡＸＩＩＡｒｃｈｉｔｅｃｔｕｒｅ　Ｈａｎｄ
ｂｏｏｋ　Ｐ　５２　ｅ　Ｐ　５３に記載のＰｒｏｃｅ
ｓｓｏｒ　５ｔａｔｕｓ　Ｌｏｎｇｗｏｒｄでは、　Ｆ
　Ｐ　Ｄ　（ＦｉｒｓｔＰａｒｔ　Ｄｏｎｅ）フラグを
設け、第３図（ａ）、第３図（ｂ）に示す如く制御する
ことにより命令実行途中での割込を可能としている。

しかし、本方式では、繰り返し処理の途中結果を汎用レ
ジスタを用いて保存するため、繰り返し処理を含んだ命
令の実行により、１６本しかない汎用レジスタの中の数
本の内容が破壊されてしまう。そのため、汎用レジスタ
は他の目的にも使用するため、繰り返し処理を含んだ命
令実行の前に、あらかじめ、破壊される可能性のあるレ
ジスタの内容を退避し、同命令実行終了後回復する等の
無駄な処理を行わねばならないという欠点がある。

しかも、これらの命令は常に実行時間が長いわけではな
く、サーチやパターンマツチング等では実行時間が短い
ことも多く、退避２回復の時間の占める割合は大きい。

具体的には１例えば１６バイトの転送に、これらの命令
を使うと、１回のメモリアクセスで４バイトの読出しま
たは書込みを行うとして、レジスタ退避用アクセス４回
、本来の目的のためのメモリアクセス８回、レジスタ回
復用アクセス４回で実にレジスタ退避９同復に５０％の
時間を費やしてしまう。

〔発明の目的〕

本発明は、従来例の欠点を軽減した命令実行途中割込を
実現することを目的とする。

〔発明の概要〕

本発明は、外部からの割込要求で現在のプログラムレベ
ルより優先レベルの高い要求の有無を命令実行の途中で
検出した場合、処理を中新し命令実行途中割込を発生す
ること、この割込ではプログラムレベルを不変とするこ
と、従って割込先で前記割込要求が通常の割込として処
理されること、処理後、２回の復帰命令により、前記命
令実行途中から再開することを特徴とする。

第１図（ａ）、第１図（ｂ）は本発明の概略制御方式を
示す。

図中口は１つのマクロ命令、他はマイクロ命令による処
理を示す。

〔発明の実施例〕

本発明の実施例を以下に説明する。

第４図は、基本処理機構２の構成概略を示す。

システムバスインタフェイス制御機構３は、システムバ
ス１を介して主記憶や入出力装置とのデータ転送を制御
する。命令解読ユニット４はマクロ命令を解読し、マイ
クロ命令先頭番地を生成する。

演算制御系５はマイクロ命令を制御する。演算ユニット
６はマイクロ命令の元で制御され、実際の演算を実行す
る。

第５図は、命令解読ユニット４の構成を示す。

プログラムカウンタ（ＰＣ）２１は解読しようとしてい
るマクロ命令の主メモリ上の番地を指している。セレク
タ２２は次のＰＣを選択するもので、分岐する場合には
Ｂ入力部ち演算ユニットから渡される値を、そうでない
場合はインクリメンタ２３の出力結果を選択する。読み
出されたマクロ命令は命令バッファレジスタ２４にセッ
トされ、その出力は命令解読器２５によって解読されマ
クロ命令に対応する。マイクロプログラムの先頭番地３
１が生成される。一方、システムバスがらの割込要求信
号７は、コンコーダ２８により最も高い割込レベルが計
算される。その結果３２と固定パターン２７とが合成さ
れ、割込のための処理を行うマイクロプログラムの先頭
番地３３が生成される１割込レベル３２とプログラムレ
ベル３０は比較器２９で比較され、その出力１４は、割
込レベルがプログラムレベルより高く、割込を受付ける
べき場合にオン、そうでないときオフである。

セレクタ２６はこの優先割込存在信号１４がオンのとき
前記割込用先頭番地３３を選択し、オフのとき前記マク
ロ命令用先頭番地３１を選択し、次の処理のためのマイ
クロプログラム先頭番地１３としている。この機構は、
マクロ命令の切れ目で割込を入れるために使用される。

更に、前記優先割込存在信号１４は、演算制御系２に出
力されているが、これは、本発明のポイントである命令
実行途中割込に使用される。

第６図は、演算制御系５の構成を示す、マイクロプログ
ラムは制御記憶４４に格納されている。

マイクロプログラムカウンタ（ＭＰＣ）４２は次に実行
しようとするマイクロ命令の制御記憶４４上の番地を示
す、セレクタ４１は次のＭＰＣを選択するもので、次の
処理へ移るときは命令解読ユニットから渡される先頭番
地１３を、演算結果で分岐するときは演算ユニットの出
力データ１６を。

分岐のマイクロ命令実行時は、マイクロ命令の一部４８
を、次の番地のマイクロ命令に進むときはインクリメン
タ４３の出力を選択する。次番地制御系４６はマイクロ
命令の一部４９と条件成立信号５０を元に前記セレクタ
４１を制御する６セレクタ４７は条件判定のためのセレ
クタであり、マイクロ命令の一部５１でどの信号を選択
するか制御する。このセレクタ４７の１人力に、前記優
先割込存在信号１４が入力されており、マイクロ命令は
この信号のオン、オフを判定することができる。

第７図は、演算ユニット６の構成を示す５セレクタ６１
はプログラムカウンタ１０プログラムレベル１２．シス
テムバースリードデータ９゜マイクロ命令の一部１５の
いずれかを選択し、入力バス６２にのせることができる
。マクロ命令用の汎用レジスタ（ＧＲＯ−ＧＲ７）６４
あるいはマイクロ命令用のワークレジスタ（ＷＫＯ−Ｗ
Ｋ７）６５の出力は入力バス６２または入力バス６３に
のせることができる。演算器６６は入力バス６２゜入力
バス６３を入力し、演算結果を出力バス１６に出力する
。このバスは汎用レジスタ（ＧＲＯ〜ＧＲ７）６４．’
７−クレジスタ　（ＷＫＯ〜ＷＫ７）６５に入力される
と共に、他のユニットにも接続される。

第８図は、実行時間の長いマクロ命令（文字処理命令、
リスト処理命令等）のマイクロプログラムのフローチャ
ートを示す、ステップ１０１゜１０２ではオペランドを
ワークレジスタＷＫＩ。

ＷＫ２にセットする。このマイクロプログラムはＷＫＩ
、ＷＫ２をポインタとして使用し、更新しながらステッ
プ１０３からステップ１０５までを何回も繰り返し実行
し、ある条件が成立したときステップ１０６に抜け、命
令実行を終了する。ステップ１０３では、前記の優先割
込存在信号１４がオンかどうか判定し、オン即ち、命令
途中で現在のプログラムレベルより優先レベルの高い割
込が発生したことを検出したとき、ステップ１０７に進
む。ステップ１０７では戻りのマイクロ命令番地として
、ステップ１０４の番地である１００３をＷＫ７にセッ
トする。実際はステップ１０７のマイクロ命令の定数部
１５（第４図参照）を１００３のパターンにしておき、
セレクタ６１．演算器６６を通してＷＫ７にセットする
（第７図参照）・ステップ１０８では命令途中割込処理
マイクロプログラム訂ＩＮＴに分岐する。

第９図は、前記命令途中割込処理マイクロプログラムの
フローチャートを示す。ステップ１１０では汎用レジス
タＧＲ７（ＧＲ７はスタックポインタとして使用されて
いる）を４減算し、その結果をＧＲ７及びＭＡＲ（メモ
リアドレスレジスタ：システムバスインタフェイス制御
機構２のレジスタで第４図の出力バス１６を通して演算
ユニット６からセットできる）にセットする。ＷＫ７を
ＭＷＲ（メモリライトデータレジスタ：システムバスイ
ンタフェイス制御機構２のレジスタで、出力バス１６を
通して演算ユニット６からセットできる）にセットする
。それと同時にメモリライトを起動する（ＭＷＴの記号
で示す）。この起動によりＭＡＲで示される主メモリア
ドレスにＭＷＲの内容がライトされる。即ちＷＫ７がス
タックにブツシュされる。同様にしてステップ１１１で
ＷＫ２をスタックにブツシュし、ステップ１１２でＷＫ
Ｉをスタックにブツシュする。ステップ１１０からステ
ップ１１２は内部の途中結果の退避処理である。ステッ
プ１１３では、識別コードとして「８」をスタックにブ
ツシュする。

（「８」のパターンはマイクロ命令の定数部１５で生成
される。）ステップ１１４ではＰＣをスタックにブツシ
ュし、ステップ１１５ではプログラムレベルをスタック
にブツシュする。（ＰＣはインタフェイス１０を通して
、またプログラムレベルはインタフェイス１２を通して
演算ユニット６に転送される。）ステップ１１７では命
令実行終了し次命令の実行を開始する。この時点におい
て、スタックには第１０図のような退避情報が作られて
いる。次にステップ１１６では主メモリの３２番地より
読み出したデータをＰＣにセットする。

主メモリの最初の数１０番地は、第１１図に示すように
割込ベクタテーブルになっており、３２番地には命令途
中割込に対応するマクロプログラムの先頭番地（２４０
０）、、が格納されている。次にステップ１１７では命
令実行を終了する。

前記処理終了後、命令解読ユニットが生成したマイクロ
プログラム先頭アドレス１３に従って次のマイクロプロ
グラムに分岐するが、このとき、優先割込存在信号１４
はオンであったわけであるから、第５図で説明したよう
に、該優先割込に対応するマイクロプログラムの先頭番
地が命令解読ユニットにより生成される。

第１２図は、優先割込に対応するマイクロプログラムの
フローチャートを示す。例として、レベル３割込に対応
するマイクロプログラムを示す。

ステップ１２０では識別コードとしてｒＯＪをスタック
にブツシュする。ステップ１２１ではＰＣをスタックに
ブツシュする。ステップ１２２ではプログラムレベルを
スタックにブツシュする。この時点でスタックは第１３
図のようになっている。

次にステップ１２３では主メモリの１２番地（第１１図
参照）より読み出したデータをＰＣにセットする。ステ
ップ１２４では割込レベルと等しい数である「３」をプ
ログラムレベルにセットする。

ステップ１２５では命令実行を終了し、次命令の実行を
開始する。

前記処理終了後、命令解読ユニットが生成するマイクロ
プログラム先頭アドレス１３は、プログラムレベルが「
３」に上がったため優先割込存在信号１４はオフである
ため、ＰＣを元に読み出したマクロ命令のデコードによ
り生成されたアドレスである。ＰＣにセットした値は、
第１１図で示すように、（２１８０）１ｇである。

第１４図は、　（２１８０）１．番地から始まるレベル
３割込対応のマクロプログラムである。このプログラム
の最終ステップ１３２では割込復帰命令が実行される。

第１５図は割込復帰命令のマイクロプログラムを示す、
ステップ１４０ではスタックよりポツプした値（割込前
のプログラムレベル＝Ｏ）をプログラムレベルにセット
する。ステップ１４１ではスタックよりポツプした値（
割込前のプロクラムカウンター　（２４００）□６）を
プログラムカウンタにセットする。ステップ１４２では
スタックよりポツプした値（識別コード＝Ｏ）をＷＫ３
にセットする。ステップ１４３ではＷＫ３の値をチェッ
クする。ステップ１４４ではチェック結果が「０」かど
うか判定する。この場合ＷＫ３は「０」であるから条件
成立であり、ステップ１４５に進み命令実行を終了する
。この結果、　（２４００）１．番地の命令途中割込対
応マクロプログラムに分岐する。

第１６図は、（２４００）、、番地から始まる命令途中
割込対応のマクロプログラムである。このプログラムで
は割込復帰命令のみが実行される。

第１７図は割込復帰命令のマイクロプログラムを示す、
ただし前半は第１５図に記載されており本図は命令途中
割込からの復帰に関する部分である。まず第１５図のス
テップ１４０ではスタックよりポツプした値（割込前の
プログラムレベル＝０）をプログラムレベルにセットす
る。ステップ１４１ではスタックよりポツプした値（次
のマクロ命令の先頭番地）をＰＣにセットする。ステッ
プ１４２ではスタックよりポツプした値（識別コード＝
８）をＷＫ３にセットする。ステップ１４３ではＷＫ３
の値をチェックする。ステップ１４４ではチェック結果
がＯかどうか判定する。

この場合ＷＫ３は「８〃」であるから条件不成立であり
第１７図のステップ１６０に進む、ステップ１６０では
ＷＫ　３−８の値をチェックする。ステップ１６１では
チェック結果が「０」かどうか判定する。この場合ＷＫ
３は「８」であるから条件成立であり、ステップ１６２
に進む、ステップ１６２ではスタックよりポツプした値
（割込発生時のＷＫＩの値）をＷＫＩにセットする。ス
テップ１６３ではスタックよりポツプした値（割込発生
時のＷＫ２の値）をＷＫ２にセットする。ステップ１６
４ではスタックよりポツプした値（再開すべきＭ　Ｐ　
Ｃ＝　１００３）をＷＫ７にセットする。ステップ１６
５ではＷＫ７をＭＰＣにセットする。このセットは第４
図でセレクタ４１が出力バス１６を選択することにより
行われる。その結果、途中結果ＷＫＩ、ＷＫ２の回復と
、中断したマイクロ命令の再開を実現する。

第１８図（ａ）、第１８図（ｂ）は本発明の変形例を示
す。割込復帰命令は退避情報の中の識別コードで命令途
中割込かどうかを区別するのではなく、命令コードで区
別する。即ち、一般割込復帰命令の他に命令途中割込復
帰命令を設けることを特徴とする。

〔発明の効果〕

以上のように本発明によれば、汎用レジスタを途中結果
で破壊することなく、レジスタの無駄な退避・回復が不
要である。具体的には、１６バイトの転送の場合、従来
ならばレジスタ退避用アクセス４回、本来の目的のため
のメモリアクセス８回、レジスタ回復用アクセス４回で
計１６回のところを、本来の目的のためのメモリアクセ
ス８回のみですみ、高速化できる。

【図面の簡単な説明】

第１図は本発明の概略制御方式、第２図は一般的な割込
の制御方式、第３図は公知例の割込の制御方式、第４図
は基本処理機構の構成概略、第５図は命令解読ユニット
の構成、第６図は演算制御系の構成、第７図は演算ユニ
ットの構成、第８図は実行時間の長いマクロ命令のマイ
クロプログラム、第９図は命令途中割込処理マイクロプ
ログラム、第１０図は命令途中割込のスタック退避情報
の構成、第１１図は割込ベクタテーブルの構成、第１２
図はレベル３割込対応マイクロプログラム、第１３図は
レベル３割込のスタック退避情報の構成、第１４図はレ
ベル３割込対応マクロプログラム、第１５図は割込復帰
命令のマイクロプログラム、第１６図は命令途中割込対
応マクロプログラム、第１７図は割込復帰命令のマイク
ロプログラム（命令途中割込関係）、第１８図（ａ）、
（ｂ）は本発明の変形例の概略制御方式を示す図である
。 ３・・・システムバスインタフェイス制御機構、４・・
・命令解読ユニット、５・・・演算制御系、６・・・演
算ユニット。

Claims (1)

【特許請求の範囲】
1. １、外部からの割込要求で現在のプログラムレベルより
   優先レベルの高い要求の有無を命令実行の途中で検出し
   、前記検出時、内部の途中結果、および識別コードとし
   て命令終了後の割込で使用されるコードとは異なる第１
   のコードを主記憶装置に退避し、途中割込用にあらかじ
   め設定された値をプログラムカウンタに設定し、プログ
   ラムレベルは不変のまま、現命令の実行を終了し次命令
   の実行を開始し、分岐先のプログラムにおいて割込復帰
   命令が実行され、この中で前記識別コードを判定し、第
   １のコードである場合、主記憶装置に退避していた前記
   途中結果を回復し、命令実行の途中から処理再開するよ
   うにしたことを特徴とする、処理装置の割込制御方式。