JP2531791B2 - フエッチアクセス時の異常処理方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリフェッチ機能をもつマイクロプログ
ラム制御方式のプロセッサによる、フェッチアクセス時
の異常を検出，処理するための方法に関する。

〔従来の技術〕

プリフェッチ（単にフェッチとも言う）とは、命令実
行に先立ってプログラム（命令）を読み込み、これを何
段かのレジスタまたはメモリで構成されるキュー（FIF
O:FIRST IN FIRST OUT STACK）に格納しておくことを言
い、命令実行のバス未使用状態を利用して行われるもの
である。なお、ブランチ（分岐）命令が実行されるとキ
ューはクリアされ、飛び先アドレスから新たにフェッチ
が開始される。このように、命令のフェッチと命令の実
行とが分離され、命令の実行とは無関係にフェッチされ
た命令を格納していく方式では、フェッチと命令実行の
それぞれに異常処理機能を持たせるのが普通である。す
なわち、フェッチ時にパリティエラーを含むアクセス異
常が検出されると、その場でハードウエア割り込みが生
じ、フェッチまたは命令実行を停止して異常処理を行
う。なお、命令実行時のアクセス異常についても同様
に、フェッチまたは命令実行を停止して異常処理を行
う。

このことを概念的に示すのが、第３図である。

同図において、１はプリフェッチキュー、２は命令実
行部である。つまり、プリフェッチキュー１はフェッチ
された命令を格納し、命令実行部２はキュー１に格納さ
れた命令を、その格納順に応じて順次実行するが、割り
込み要求が入ると、命令実行を停止して異常処理を行
う、と言うわけである。

〔発明が解決しようとする課題〕

しかしながら、かかる方式には次のような問題があ
る。

すなわち、命令の実行に先立ってアクセス異常に対処
するため、その前でブランチ（分岐）する命令が実行さ
れるなどして、フェッチアクセス異常の起きた命令がス
キップされる可能性があるにもかかわらず、異常処理を
実行してしまう。つまり、余計な処理が入ることにな
る。

したがって、この発明の課題はかかる余計な処理を省
くことにある。

〔課題を解決するための手段〕

プリフェッチ機能をもつマイクロプロセッサにてフェ
ッチされる命令を格納し、ブランチ命令の実行にてリセ
ットされるプリフェッチキューの異常フラグ格納部を設
け、フェッチにパリティエラーを含むアクセス異常を検
出し、かつその後にブランチ命令が実行されないときに
限り、前記異常フラグをアクティブにした後、この異常
フラグを前記キューの遷移と同期して遷移させ、これと
対応する命令の実行時には、この命令のかわりにエラー
処理のための命令を実行する。

〔作用〕

ブランチ（分岐）命令が実行されるとキューはクリア
されることを利用し、ブランチ命令が実行されない時に
限り異常処理を実行するようにし、無駄な処理を省く。

〔実施例〕

第１図はこの発明の実施例を示すブロック図、第2A
図，第2B図および第2C図はいずれも第１図の各部をわか
り易く説明するための概念図である。

第１図において、1Aは命令コードレジスタ、1Bは異常
フラグレジスタ、２はマイクロシーケンサ，制御ROMお
よびパイプラインレジスタ等からなる命令実行部、３は
割込ベクタレジスタ、４はセレクタ、５はアンドゲー
ト、６はアクセス異常検出部である。

1Aと1Bでプリフェッチキュー１が構成され（第１図お
よび第2A図参照）、フェッチ時に第１図のアクセス異常
検出部６にてアクセス異常を検出すると、異常フラグレ
ジスタ1Bの異常フラグをオンにし、プリフェッチキュー
１の状態遷移に伴って、この異常フラグも第2B図
（イ），（ロ），（ハ）のように順次遷移するようにす
る。そして、この異常フラグ対応の命令が実行されるべ
きタイミングで異常フラグがオンしていれば、セレクタ
４により割り込みベクタ（異常処理のためのプログラム
の先頭アドレス）が割込ベクタレジスタ３から出力され
る。このときの様子をわかり易く示すのが第2C図で、異
常フラグがオンのときはアンドゲート５が開き、その出
力がセレクタ４に与えられ、これによりセレクタ４は割
込ベクタレジスタ３の出力を選択することになる。

このとき、アクセス異常の生じた命令が実行される前
にブランチ等の命令が実行されると、プリフェッチキュ
ー１がクリアされ、異常フラグもクリアされるため、異
常処理は行われない。また、当該命令が実行される場合
は、本来の命令の替わりに割り込みが発生して異常処理
が実行されるため、タイミングずれ等の問題が生じるお
それもない。

〔発明の効果〕

この発明によれば、ブランチ命令が実行されない時に
限り異常処理を実行するようにしたので、無駄な処理を
省くことができる利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第2A図，
第2B図および第2C図はいずれも第１図の各部をわかり易
く説明するための概念図、第３図は従来例を説明するた
めの説明図である。 符号説明 １……プリフェッチキュー、1A……命令コードレジス
タ、1B……異常フラグレジスタ、２……命令実行部、３
……割込ベクタレジスタ、４……セレクタ、５……アン
ドゲート、６……アクセス異常検出部。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】プリフェッチ機能をもつマイクロプロセッ
   サにてフェッチされる命令を格納し、ブランチ命令の実
   行にてリセットされるプリフェッチキューの異常フラグ
   格納部を設け、フェッチ時にパリティエラーを含むアク
   セス異常を検出し、かつその後にブランチ命令が実行さ
   れないときに限り、前記異常フラグをアクティブにした
   後、この異常フラグを前記キューの遷移と同期して遷移
   させ、これと対応する命令の実行時には、この命令のか
   わりにエラー処理のための命令を実行することを特徴と
   するフェッチアクセス時の異常処理方法。