JPS5920055A - 分岐命令のリトライ方式 - Google Patents
分岐命令のリトライ方式Info
- Publication number
- JPS5920055A JPS5920055A JP57130176A JP13017682A JPS5920055A JP S5920055 A JPS5920055 A JP S5920055A JP 57130176 A JP57130176 A JP 57130176A JP 13017682 A JP13017682 A JP 13017682A JP S5920055 A JPS5920055 A JP S5920055A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- operand
- branch
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は分岐命令のりトライ方式に関し、ハードウェア
を増設することなく該命令のりトライを可能にしようと
するものである。
を増設することなく該命令のりトライを可能にしようと
するものである。
従来技術と問題点
ハードウェアの故障が発生したときりトライつまりもう
一度その命令を実行することが行なわれることが多い。
一度その命令を実行することが行なわれることが多い。
Ａｄｄ、Ｌｏａｄなどの普通の（分岐命令の場合のよう
にアドレスがとばない）命令のりトライはメモリあるい
は汎用レジスフ等を命令実行前の状態に復旧させると共
に命令アドレスに対しては命令アドレスの現在値から命
令長を減算することによりリトライすべき命令アドレス
に戻ることができる。第１図で説明するとプログラムＰ
Ｒの実行が進行してＡｄｄ命令まできたときエラーが発
生したとすると、マイクロプログラムが走ってアドレス
カウンタ（命令アドレスレジスタＩＡＲ）の内容からＡ
ｄｄ命令の命令長ＩＬＣを差引き、結果をＩＡＲヘセソ
トする。これで命令は再びＡｄｄより実行される。
にアドレスがとばない）命令のりトライはメモリあるい
は汎用レジスフ等を命令実行前の状態に復旧させると共
に命令アドレスに対しては命令アドレスの現在値から命
令長を減算することによりリトライすべき命令アドレス
に戻ることができる。第１図で説明するとプログラムＰ
Ｒの実行が進行してＡｄｄ命令まできたときエラーが発
生したとすると、マイクロプログラムが走ってアドレス
カウンタ（命令アドレスレジスタＩＡＲ）の内容からＡ
ｄｄ命令の命令長ＩＬＣを差引き、結果をＩＡＲヘセソ
トする。これで命令は再びＡｄｄより実行される。
しかしブランヂ命令の場合はこのような単純な方法はと
れない。即ち普通の命令では命令アドレスレジスタはＩ
ＡＲ＋ＩＬＣで更新しているのでＩＬＣをマイナスすれ
ば元に戻れるが、ブランチ命令の場合はブランチ条件成
立でオペランドがレジスタ１０ヘセントされてそのオペ
ランドが示すアドレスへとぶので、エラー発生で命令長
減算、復帰、は不可能である。分岐命令でのエラーに対
処するには専用ハードウェア（レジスタ）を設け、ＪＡ
Ｒの内容を該専用ハードウェアにセーブしてから分岐命
令を実行し、エラーが生じたときは該専用ハードウェア
からセーブした内容をＪＡＲへ戻し、リトライすること
が考えられる。或いは単純には分岐命令でのエラ一時に
はりトライは行なわないことである。勿論前者はハード
ウェアが余分に必要になり、後者は安定性または信頼性
を阻害する。
れない。即ち普通の命令では命令アドレスレジスタはＩ
ＡＲ＋ＩＬＣで更新しているのでＩＬＣをマイナスすれ
ば元に戻れるが、ブランチ命令の場合はブランチ条件成
立でオペランドがレジスタ１０ヘセントされてそのオペ
ランドが示すアドレスへとぶので、エラー発生で命令長
減算、復帰、は不可能である。分岐命令でのエラーに対
処するには専用ハードウェア（レジスタ）を設け、ＪＡ
Ｒの内容を該専用ハードウェアにセーブしてから分岐命
令を実行し、エラーが生じたときは該専用ハードウェア
からセーブした内容をＪＡＲへ戻し、リトライすること
が考えられる。或いは単純には分岐命令でのエラ一時に
はりトライは行なわないことである。勿論前者はハード
ウェアが余分に必要になり、後者は安定性または信頼性
を阻害する。
ところで命令形式にはＲＲタイプ、ＲＸタイプ、ＳＳタ
イプなどがある。ＲＲはレジスターレジスタ、ＲＸはレ
ジスター主記憶、ＳＳは主記憶−主記憶間でやりとりす
る命令であり、レジスタに対してはオペランドアドレス
は不要であるからＲＲタイプなら必要なオペランドアド
レスの数はｏ１ＲＸタイプなら１、ＳＳタイプなら２と
なる。換言すればＳＳタイプの命令ならオペコードとオ
ペランド１とオペランド２の構成となり、かがる命令ア
ドレスも扱うとなるとハードウェアとしては各々に１つ
、計３つのレジスタを用意することになる。しかしＲＲ
，ＲＸの場合はレジスタは１つ又は２つでよい訳で、残
りは遊んでいる。分岐命令の命令形式はＲＲまたはＲＸ
タイプである。
イプなどがある。ＲＲはレジスターレジスタ、ＲＸはレ
ジスター主記憶、ＳＳは主記憶−主記憶間でやりとりす
る命令であり、レジスタに対してはオペランドアドレス
は不要であるからＲＲタイプなら必要なオペランドアド
レスの数はｏ１ＲＸタイプなら１、ＳＳタイプなら２と
なる。換言すればＳＳタイプの命令ならオペコードとオ
ペランド１とオペランド２の構成となり、かがる命令ア
ドレスも扱うとなるとハードウェアとしては各々に１つ
、計３つのレジスタを用意することになる。しかしＲＲ
，ＲＸの場合はレジスタは１つ又は２つでよい訳で、残
りは遊んでいる。分岐命令の命令形式はＲＲまたはＲＸ
タイプである。
発明の目的
本発明はか−る点に着目するものであって、遊休レジス
タ利用によりハードウェアを可及的に節減して分岐命令
のりトライを行なおうとするものである。
タ利用によりハードウェアを可及的に節減して分岐命令
のりトライを行なおうとするものである。
発明の構成
本発明は命令、オペランド１、およびオペランド２の各
アドレスレジスタを持ち、エラー発止時には命令単位で
リトライを行なうデータ処理装置の分岐命令リトライ方
式において、分岐命令の実行に当り先ず命令アドレスレ
ジスタ内の分岐命令アドレスをオペランド１のアドレス
レジスタにセーブし、リトライに際してはこのセーブし
たオペランド１のアドレスレジスタの内容を命令アドレ
スレジスタに戻して命令フェッチよりリトライを開始す
ることを特徴とするが次に第３図に示す実施例を参照し
ながらこれを説明子る。
アドレスレジスタを持ち、エラー発止時には命令単位で
リトライを行なうデータ処理装置の分岐命令リトライ方
式において、分岐命令の実行に当り先ず命令アドレスレ
ジスタ内の分岐命令アドレスをオペランド１のアドレス
レジスタにセーブし、リトライに際してはこのセーブし
たオペランド１のアドレスレジスタの内容を命令アドレ
スレジスタに戻して命令フェッチよりリトライを開始す
ることを特徴とするが次に第３図に示す実施例を参照し
ながらこれを説明子る。
発明の実施例
第３図で１０は命令アドレスレジスタ、１２はオペラン
ド１のアドレスレジスタ、１４はオペランド２のアドレ
スレジスタである。つまり本装置はＳＳタイプの命令処
理を想定している。ジョブ実行に当りこれらのレジスタ
にオペコードおよびオペランドがロードされ、オアゲー
ト１８を通して出力され、演算ユニット１６ではレジス
タ１０の内容と命令長ＴＬＣの和が求められ、結果がレ
ジスタ１０にセットされて命令アドレスの更新が行なわ
れ、次の命令のフェッチは更新されたレジスタ１０の内
容が示すアドレスから行なわれる。
ド１のアドレスレジスタ、１４はオペランド２のアドレ
スレジスタである。つまり本装置はＳＳタイプの命令処
理を想定している。ジョブ実行に当りこれらのレジスタ
にオペコードおよびオペランドがロードされ、オアゲー
ト１８を通して出力され、演算ユニット１６ではレジス
タ１０の内容と命令長ＴＬＣの和が求められ、結果がレ
ジスタ１０にセットされて命令アドレスの更新が行なわ
れ、次の命令のフェッチは更新されたレジスタ１０の内
容が示すアドレスから行なわれる。
通常命令のり１−ライは、演算ユニット１６でＩＡＲ−
Ｉ ＬＣを行ない、結果をＪＡＲヘセソトすることによ
り行なわれる。
Ｉ ＬＣを行ない、結果をＪＡＲヘセソトすることによ
り行なわれる。
分岐命令のりトライは、ＩＡＲの更新前か更新後かによ
り次のように行なう。即ち更新前なら通常命令の場合と
同様であり、ＩＡＲ−ＩＬＣを■ＡＲヘセソトすること
でりトライに入る。なお分岐命令の場合は先ずレジスタ
１０の内容を遊体中のレジスタ１０ヘセントしくＡオペ
レーションＡＯＰという）、次いでレジスタ１４内のオ
ペラン１！２ヲレジスタｌＯへセソｌ（Ｂオペレーショ
ンという）してブランチ実行に入る。ＡＯＰが済んだこ
とは適所へフラグを立てて識別可能としておく。従って
この識別フラグが立っていな＆Ｊれば上記減算処理にな
る。フラグが立っているときはセーブしておいたレジス
タ１２の内容をレジスタ１０ヘセントする（Ｃオペレー
ションＣＯＰという）これで分岐前の状態に戻るから分
岐命令のフェッチができこのステップからのりトライが
可能である。
り次のように行なう。即ち更新前なら通常命令の場合と
同様であり、ＩＡＲ−ＩＬＣを■ＡＲヘセソトすること
でりトライに入る。なお分岐命令の場合は先ずレジスタ
１０の内容を遊体中のレジスタ１０ヘセントしくＡオペ
レーションＡＯＰという）、次いでレジスタ１４内のオ
ペラン１！２ヲレジスタｌＯへセソｌ（Ｂオペレーショ
ンという）してブランチ実行に入る。ＡＯＰが済んだこ
とは適所へフラグを立てて識別可能としておく。従って
この識別フラグが立っていな＆Ｊれば上記減算処理にな
る。フラグが立っているときはセーブしておいたレジス
タ１２の内容をレジスタ１０ヘセントする（Ｃオペレー
ションＣＯＰという）これで分岐前の状態に戻るから分
岐命令のフェッチができこのステップからのりトライが
可能である。
発明の詳細
な説明したように本発明によればハードウェアを増加す
ることなく分岐命令のりｌ・ライが可能になり、コスト
低減に寄与できる。
ることなく分岐命令のりｌ・ライが可能になり、コスト
低減に寄与できる。
第１図および第２図はりトライ処理の説明図、第３図は
本発明の実施例を示すブロック図である。 図面で、１０，１２．１４は命令、オペランド１、オペ
ランド２の各アドレスレジスタ、ＡＯＰは命令アドレス
レジスタ内の分岐命令アドレスをオペランド１のアドレ
スレジスタヘセーブするオペレーション、ＣＯＰはそれ
を戻すオペレーションである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
本発明の実施例を示すブロック図である。 図面で、１０，１２．１４は命令、オペランド１、オペ
ランド２の各アドレスレジスタ、ＡＯＰは命令アドレス
レジスタ内の分岐命令アドレスをオペランド１のアドレ
スレジスタヘセーブするオペレーション、ＣＯＰはそれ
を戻すオペレーションである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 命令、オペランドＩ、およびオペランド２の各アドレス
レジスタを持ち、エラー発生時には命令単位でリトライ
を行なうデータ処理装置の分岐命令リトライ方式におい
て、 分岐命令の実行に当り先ず命令アドレスレジスタ内の分
岐命令アドレスをオペランド１のアドレスレジスタにセ
ーブし、リトライに際してはこのセーブしたオペランド
１のアドレスレジスタの内容を命令アドレスレジスタに
戻して命令フェッチよりリトライを開始することを特徴
とする分岐命令のりトライ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130176A JPS5920055A (ja) | 1982-07-26 | 1982-07-26 | 分岐命令のリトライ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130176A JPS5920055A (ja) | 1982-07-26 | 1982-07-26 | 分岐命令のリトライ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920055A true JPS5920055A (ja) | 1984-02-01 |
Family
ID=15027858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57130176A Pending JPS5920055A (ja) | 1982-07-26 | 1982-07-26 | 分岐命令のリトライ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428741A (en) * | 1987-07-24 | 1989-01-31 | Fujitsu Ltd | Retrial system at branching |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4851559A (ja) * | 1971-10-27 | 1973-07-19 |
-
1982
- 1982-07-26 JP JP57130176A patent/JPS5920055A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4851559A (ja) * | 1971-10-27 | 1973-07-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428741A (en) * | 1987-07-24 | 1989-01-31 | Fujitsu Ltd | Retrial system at branching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268903A (en) | Stack control system and method for data processor | |
| JPS6028015B2 (ja) | 情報処理装置 | |
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| JPS5920055A (ja) | 分岐命令のリトライ方式 | |
| US5388263A (en) | Procedure state descriptor system for digital data processors | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| JPH0147818B2 (ja) | ||
| JP2824484B2 (ja) | パイプライン処理計算機 | |
| JPS59114637A (ja) | デ−タ処理装置 | |
| JPH0311430A (ja) | フエッチアクセス時の異常処理方法 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH01140239A (ja) | 命令実行アドレス保存処理方式 | |
| JPS6231434A (ja) | 命令アドレス制御方式 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPH03161834A (ja) | 情報処理装置 | |
| JPH08227360A (ja) | 情報処理装置 | |
| JPS6257028A (ja) | パイプライン制御の情報処理装置におけるブランチ制御方法 | |
| JPH0740226B2 (ja) | 分岐命令制御方式 | |
| JPH0715662B2 (ja) | 命令の先取りを行なう情報処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JPH0335323A (ja) | 命令実行制御方式 | |
| JPH05204638A (ja) | パイプライン処理装置 |