JPH01140239A - 命令実行アドレス保存処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野 本発明は、プロセッサが未定義命令を実行した時の障害
解析に必要な命令実行アドレスを保存する命令実行アド
レス保存処理方式に関する。

（２）従来の技術 未定義命令の実行は、プログラムのリンク時のアドレス
解決ミス、プログラム実行エリア破壊。

パッチ作成時のアドレスミス等により１作成者の想定外
のアドレスの命令を実行する際に発生する。

従来、未定義命令実行時には、プログラムエラー割込に
よりソフトウェアに通知し、ソフトウェアの障害処理ル
ーチン走行により、未定義命令実行時の情報を取得し、
障害原因の調査を行っていた。

しかし、未定義命令の１つ前に実行した命令が分岐命令
であった場合には、どのアドレスから分岐してきたか不
明であるため、未定義命令実行に至った原因の解析が困
難であった。

（３）発明の目的 本発明の目的は、未定義命令実行時に命令実行アドレス
と、少なくとも、その１つ前に実行した命令のアドレス
を保存することにより、未定義命令実行に至った原因の
解析を容易にすることにある。

（４）発明の構成 〔発明の特徴と従来技術との差異〕 未定義命令の実行は１分岐先のアドレス計算に誤りがあ
り、プログラム制作者の予期せぬアドレスに分岐するた
めに発生することが多い。この場合、従来、未定義命令
実行時にはプログラムエラー割込によりソフトウェアに
通知していたが、プロセッサは実行中の命令アドレスし
か保持していないため、未定義命令アドレスの取得しか
できなかった。本発明は、命令実行時に未定義命令実行
原因の解析を容易にするため、命令実行アドレスと、少
なくとも、その１つ前に実行した命令アドレスを命令ア
ドレス退避レジスタに保存すべく。

命令実行時に逐次、命令アドレス退避レジスタを更新し
、プロセッサが未定義命令を実行すると命令退避レジス
タの更新についてはその更新を抑止することを特徴とす
る。

〔発明の実施例〕

図に本発明の一実施例を示す。図において。

１０は命令を格納するメモリ、　　１０１．　１０２．
　１０３は命令、２０はメモリ１０の中に格納された命
令ｉｏｔ、　　１０２．　１０３を実行するプロセッサ
、２０１は実行する命令のアドレスを保持するアドレス
レジスタ、２０２は命令の実行アドレスを作成する命令
アドレス作成部、２０３はアドレスレジスタ２０１が示
すアドレスの命令が実行されるとアドレスレジスタ２０
１の内容の複製が格納されるアドレス退避入レジスタ、
２０４はアドレスレジスタ２０１が示す命令が実行され
ると退避Ａレジスタ２０３の内容の複製が格納されるア
ドレス退避Ｂレジスタ、２０６はレジスタ２０３．　２
０４の更新制御部、２０５は未定義命令が実行された時
に更新制御部２０６に対し。

更新を停止するよう指示を行う未定義命令検出制御部、
２０７はアドレスレジスタ２０１の内容をメモリに伝え
るアドレスバスである。

図を用い命令実行の動作例について説明する。

図において、プロセッサ２０は命令１０１をフェッチし
実行するとき、アドレスレジスタ２０１には命令１０１
のアドレスが格納されている。命令１０１を実行すると
、アドレス退避入レジスタ２０３の内容がアドレス退避
Ｂレジスタ２０４へ複写されると同時にアドレスレジス
タ２０１の内容が退避Ａレジスタ２０３に複写される。

次に、プロセ・ノサ２０が命令１０２を実行するとした
とき命令アドレス作成部２０２により作成された命令１
０２のアドレスがアドレスレジスタ２０１に設定され、
２０１の内容がアドレス退避入レジスタ２０３に複写さ
れると同時にアドレス退避入レジスタ２０３の内容がア
ドレス退避Ｂレジスタ２０４に複写される。このように
して。

命令が実行される毎に実行された命令のアドレスはアド
レス退避入レジスタ２０３に、その１つ前に実行された
命令のアドレスはアドレス退避Ｂレジスタ２０４に順次
格納される。この様にして、命令１０３が実行されると
アドレス退避入レジスタ２０３には命令１０３のアドレ
スが、アドレス退避Ｂレジスタ２０４には命令１０２の
アドレスが格納される。

今、命令１０３が未定義命令であるとすると未定義命令
検出制御部２０５は、その後、命令が実行されてもアド
レス退避入レジスタ２０３およびアドレス退避Ｂレジス
タ２０４の内容を更新しないよう更新制御部２０６に指
示する。更新制御部２０６は、アドレス退避入レジスタ
２０３およびアドレス退避Ｂレジスタ２０４０更新を抑
止する。

ここでは、保持するアドレスを１つ前までの命令に限定
したが、過去に実行した複数命令を保持しても問題はな
い。また、アドレス退避入レジスタおよびアドレス退避
Ｂレジスタは、命令実行アドレストレースメモリとして
実現してもよいことは明らかである。

〔発明の効果〕

分岐命令実行により予期しないアドレスに分岐し１分岐
先の命令が未定義命令の場合、従来２分岐元アドレスが
不明であったため障害原因解析が困難であったが２本発
明によれば、未定義命令実行時に未定義命令のアドレス
と、その１つ前に実行したアドレスを知ることができる
ため、未定義命令実行に至った原因の解析が容易となる
。

【図面の簡単な説明】

図は本発明の一実施例のブロック図である。 １０・・・・・・メモリ、２０・・・・・・プロセッサ
、　　１０１゜１０２、　１０３・・・・・・命令、２
０１・・・・・・アドレスレジスタ。 ２０２・・・・・・命令アドレス作成部、２０３・・・
・・・アドレス退避Ａレジスタ、２０４・・・・・・ア
ドレス退避Ｂレジスタ、２０５・・・・・・未定義命令
検出制御部、２０６・・・・・・更新制御部、２０７・
・・・・・アドレスバス。 特許出願人　日本電信電話株式会社

Claims (1)

1. 【特許請求の範囲】 命令を格納するメモリと該メモリに格納された命令を逐
   次実行するプロセッサとを有するデータ処理装置におい
   て、 未定義命令検出制御部と、 実行した命令アドレスを保持するレジスタと、少なくと
   もその１つ前に実行した命令のアドレスを保持するレジ
   スタとを有し、 未定義命令が実行されたことにより、実行した命令のア
   ドレスを保持するレジスタと、少なくとも１つ前に実行
   した命令のアドレスを保持するレジスタとの夫々の更新
   に関して当該更新を抑止する ことを特徴とする命令実行アドレス保存処理方式。