JPH02311947A - コプロセッサの誤り修正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各々ファームウェアで制御されるメインプロ
セッサとそのコプロセッサとを有する情報処理装置にお
いてコプロセッサのファームウェアの機能の一部に存在
する誤りを修正する方式に関するも′のである。

〔従来の技術〕

プロセッサのファームウェアがＬＳＩで構成された実行
ユニット内部に格納されている如くファームウェア自体
の変更が容易でない状況において、そのファームウェア
の機能の一部に存在する誤りを修正する方式としては、
例えば特開昭６３−９８０３４号公報に見られるような
シャドウメモリ方式を採用した情報処理装置が知られて
いる。

第３図はそのような従来の情報処理装置の要部ブロック
図であり、ファームウェア制御によるメインプロセッサ
１１とそのバス１５に接続されたシャドウメモリ１３及
びシャドウモードフラグ１４とを含んでいる。なお、シ
ャドウメモリ１３はソフトフラグ１２を有するＲＡＭ１
３ａとＲＯＭ１３ｂとを含み、メインプロセッサ１１に
はそのファームウェア制御ｎにかかるファームウェア（
ＣＰＵＦＷ）Ｉｌａが設けられている。

−ＩＧにシャドウメモリ方式とは、メモリの成る部分を
フラグによりメモリ空間とシャドウメモリ空間に分け、
システム立ち上げやシステム固有のコントロール時に、
シャドウモードに切り替えてシャドウメモリに格納され
ているプログラム（シャドウプログラム）を実行し、そ
の終了時、シャドウモードからノーマルモードに切り替
え、通常はシャドウメモリがアクセスできないようにな
っているものである。第３図では、そのような既存のシ
ャドウメモリ方式を改良し、メインプロセッサ１１中の
ファームウェアｌｌａの誤りを修正する機能を既存のシ
ャドウメモリ方式中に導入したものである。即ち、メイ
ンプロセッサ１１におけるファームウェアｌｌａ中の誤
りの存在する部分によって処理される命令や処理ルーチ
ンをシミュレートするプログラムをシャドウメモリ１３
に記憶させると共に、メインプロセッサ１１の各命令に
対応し且つ誤りの存在する換言すればシミュレートした
い命令に対応するフラグは事前にＯＮにしたソフトフラ
グ１２を設け、メインプロセッサ１１は、命令をフェッ
チする毎にその命令に対応するソフトフラグ１２のフラ
グ値をファームウェアｌｌａにて判定し、シミュレート
すべきことを示すＯＮである場合にはファームウェアｌ
ｌａによってその命令を処理することなくシャドウモー
ドに変更し、内部レジスタ類の退避を行った後、シャド
ウメモリ１３の該当するプログラムを実行して前記命令
をシミュレートし、その後前記退避した内部レジスタ類
の復元を行うと共にノーマルモードに変更して次の命令
をフェッチする処理に戻るように構成されているもので
ある。前記シミュレート用のプログラムは通常のソフト
ウェア命令以外にプロセッサの内部資源を制御できる特
別命令をも使用して作成されており、通常のソフトウェ
ア命令のみで構成されたシミュレート用のプログラムに
比べて、そのシミュレートを容易にし且つ実行速度を上
げている。

〔発明が解決しようとする課題〕

第３図に示した従来の方式によって、メインプロセッサ
１１のファームウェアｌｌａに存在する誤りを実質的に
修正することが可能である。

ところで、情報処理装置の中にはメインプロセッサ以外
にそのコプロセッサを有し、高度な演算等を高速に実行
し得るようにしたものがある。このようなコプロセッサ
を有する情報処理装置において、若しコプロセッサのフ
ァームウェアの一部に誤りがあると、それによって処理
されるコプロセッサ用命令や各種処理ルーチンの実行が
不可能となる。従って、その誤りを修正する必要がある
が、コプロセッサのファームウェアがＬＳＩ内部に格納
されている場合には、やはりその変更は容易ではない、
また、コプロセッサはメインプロセッサと異なり特殊な
プロセッサなので、第３図の従来の方式をそのままコプ
ロセッサに適用することは困難である。

本発明はこのような事情に鑑みて為されたものであり、
各々ファームウェアで制御されるメインプロセッサとそ
のコプロセッサとを有し且つシャドウメモリ方式を採用
した情報処理装置において、コプロセッサのファームウ
ェアの誤りをそのファームウェア自体を変更することな
く修正することのできるコプロセッサの誤り修正方式を
提供することにある。

〔課題を解決するための手段〕 本発明は上記の目的を達成するために、各々ファームウ
ェアで制御されるメインプロセッサとそのコプロセッサ
とを有し且つシャドウメモリ方式を採用した情報処理装
置において、前記コプロセッサのファームウェアにおけ
る誤りの存在する部分によって処理されるコプロセッサ
用命令の機能をシミュレートするプログラムを記憶させ
たシャドウメモリと、各コプロセッサ用命令に対応した
ソフトフラグとを設け、前記コプロセッサは、前記メイ
ンプロセッサでフェッチされた命令が自己用の命令のと
きその命令に対応するソフトフラグをファームウェアに
てチェックし、所定の債であれば前記自己用の命令を処
理することなく前記メインプロセッサに通知し、前記メ
インプロセッサは前記通知を受けることによりシャドウ
モードに変更すると共に内部レジスタ類の退避を行った
後、前記シャドウメモリの該当するプログラムを実行す
ることにより前記コプロセッサの命令をシミュレートし
、その後前記退避した内部レジスタ類の復元を行うと共
にノーマルモードに変更して処理を続行するように構成
されている。

〔作用〕

本発明のコプロセッサの誤り修正方式においては、シャ
ドウメモリが、前記コプロセッサのファームウェアにお
ける誤りの存在する部分によって処理されるコプロセッ
サ用命令の機能をシミュレートするプログラムを保持す
ると共に、各コプロセッサ用命令に対応したソフトフラ
グが、その対応するコプロセッサ用命令がシミュレート
の対象になっているか否かを示し、メインプロセッサで
フェッチされた命令がコプロセッサ用命令のとき、コプ
ロセッサが、その命令に対応するソフトフラグをファー
ムウェアにてチェックし、所定の値であればその命令を
処理することなく前記メインプロセッサに通知し、この
通知を受けたメインプロセッサが、シャドウモードに変
更すると共に内部レジスタ類の退避を行った後、前記シ
ャドウメモリの該当するプログラムを実行することによ
り前記コブσセッサの命令をシミュレートし、その後前
記退避した内部レジスタ類の復元を行うと共にノーマル
モードに変更して処理を続行する。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明のコプロセッサの誤り修正方式の一実施
例の処理の流れ図、第２図は本発明を適用した情報処理
装置の一例を示す要部ブロック図である０本発明を適用
した情報処理装置の一例は第２図に示すように、内部の
ファームウェア（ＣＰＵＦＷ）ｌａで制御されるメイン
プロセッサ１と、同じく内部のファームウェア（コプロ
セッサＦＷ）２ａで制御されるコプロセッサ２と、ＲＡ
Ｍ３ａおよびＲＯＭ３　ｂを有するシャドウメモリ３と
、シャドウモードフラグ４と、これらを接続するバス５
とを含んでいる。

コプロセッサ２内には、各コプロセッサ用命令に１対１
で対応する複数のフラグから成るソフトフラグ（コプロ
セッサ用命令対応ソフトフラグ）２ｂが設けられており
、コプロセッサ２のファームウェア２ａに一つも誤りが
存在しない場合にはソフトフラグ２ｂの全てのフラグは
ＯＦＦにされている。しかし、成るファームウェア部分
に誤りがあって、それが原因で成るコプロセッサ用命令
やコプロセッサのファームウェアの成る処理ルーチンが
正しく実行されない場合には、そのコプロセッサ用命令
に対応するフラグがＯＮにされる。

そして、その正しく実行されないコプロセッサ用命令を
メインプロセッサ１がシミュレートするた　。

めに必要となるシミュレート用のプログラムが、シャド
ウメモリ３に事前に登録されている。

次に、第１図および第２図を参照して、本実施例の動作
を説明する。なお、第１図において破線で囲んだ処理は
コプロセッサ２内の処理を示し、他の処理はメインプロ
セッサ１の処理を示す。

ノーマルモードにおいて、メインプロセッサ１は１つの
命令をフェッチする毎に（Ｓ　１　”）　、その命令が
コプロセッサ用命令であるか否かを判定する（Ｓ２）、
コプロセッサ用命令でなければ、メインプロ゛セッサｌ
自身がその命令を実行しくＳ３）、命令フェッチ処理Ｓ
１に戻って次の命令を処理する。

処理Ｓ２でコプロセッサ用命令と判定された場合、その
コプロセッサ用命令はコプロセッサ２に伝達される。コ
プロセッサ２では、先ずそのコプロセッサ用命令に対応
するソフトフラグ２ｂのフラグ値がＯＮかＯＦＦかをチ
ェックする（Ｓ１２）。

ＯＦＦの場合、そのコプロセッサ用命令はシミュレート
の対象になっていないので、コプロセッサ２のファーム
ウェア２ａの処理によってその命令を実行しく５１３）
、通常終了コマンドをセントしく５１４）、これをメイ
ンプロセッサ１に伝達する。他方、ＯＦＦの場合には、
そのコプロセッサ用命令はシミュレートの対象になって
いるので、ファームウェア２ａによってその命令を実行
せず、シャドウモード要求コマンドをセットしく５１５
）、これをメインプロセッサｌに伝達する。即ち、第２
図に示すようにシャドウ移行要求６をメインプロセッサ
１に出す。

メインプロセッサ１は、コプロセッサ２からのコマンド
を解析してシャドウモード要求コマンドか否かを判定し
くＳ４）、シャドウモード要求コマンドでなければ制御
を処理Ｓｌに戻し、次の命令をフェツチする。しかし、
シャドウモード要求コマンドの場合には、現在のモード
をシャドウモードに変更する為の処理を行い（Ｓ５）、
自メインプロセ・ノサｌ内のレジスタ類をシャドウメモ
リ３のＲＡＭ３ａにセーブする（Ｓ６）。そして、以下
のようにしてコプロセッサ用命令にかかるシミュレート
を実行する（３７〜Ｓ９）。

先ず、必要に応じてコプロセッサ２からメインプロセッ
サ３ヘデータを転送する（Ｓ７）、ここで、データとは
シミュレートしようとする命令が使用するデータのうち
コプロセッサ２のレジスフ等に保持されているデータを
いう。次にメインプロセッサ１はシャドウメモリ３に記
憶された該当するシャドウプログラムを実行する（Ｓ８
）、次に、このシャドウプログラムの実行により得られ
たデータ即ち本来コプロセッサ２がその命令を実行する
ことにより得るデータを、メインプロセッサ１からコプ
ロセッサ２へ転送する（Ｓ９）。これで、コプロセッサ
２の状態はそのコプロセッサ用命令を恰も自らのファー
ムウェア２ａが実行したと同じ状態になる。

メインプロセッサ１は上記のシミュレートを終えると、
シャドウメモリ３に退避していた自己のレジスタ類をリ
ストアしく５ＩＯ）、シャドウモードをリセットしてノ
ーマルモードに変更しく５１１）、次の命令のフェフチ
に移行する（Ｓｌ）。

〔発明の効果〕

以上説明したように、本発明のコプロセッサの誤り修正
方式においては、各コプロセッサ用命令に対応したソフ
トフラグを設け、その中の該当するフラグをＯＮにして
おくことにより、そのフラグに対応するコプロセッサ用
命令をコブロセ・フサ中のファームウェアで処理せずに
シャドウメモリに予め記憶させたプログラムを使用して
メインプロセンサでシミュレートすることができ、コプ
ロセッサにおけるファームウェアのバグ修正や機能変更
をそのファームウェア自体を変更することなく容易に行
うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の処理の流れ図、第２図は本
発明を通用した情報処理装置の一例を示す要部ブロック
図および、 第３図は従来方式のブロツク図である。 図において、 １・・・メインプロセッサ １ａ・・・メインプロセッサのファームウェア２・・・
コプロセッサ ２ａ・・・コプロセッサのファームウェア２ｂ・・・ソ
フトフラグ ３・・・シャドウメモリ ３ａ・・・ＲＡＭ ３ｂ・・・ＲＯＭ ４・・・シャドウモードフラグ ５・・・バス

Claims (1)

1. 【特許請求の範囲】 各々ファームウェアで制御されるメインプロセッサとそ
   のコプロセッサとを有し且つシャドウメモリ方式を採用
   した情報処理装置において、前記コプロセッサのファー
   ムウェアにおける誤りの存在する部分によって処理され
   るコプロセッサ用命令の機能をシミュレートするプログ
   ラムを記憶させたシャドウメモリと、 各コプロセッサ用命令に対応したソフトフラグとを設け
   、 前記コプロセッサは、前記メインプロセッサでフェッチ
   された命令が自己用の命令のとき該命令に対応するソフ
   トフラグをファームウェアにてチェックし、所定の値で
   あれば前記自己用の命令を処理することなく前記メイン
   プロセッサに通知し、前記メインプロセッサは前記通知
   を受けることによりシャドウモードに変更すると共に内
   部レジスタ類の退避を行った後、前記シャドウメモリの
   該当するプログラムを実行することにより前記コプロセ
   ッサの命令をシミュレートし、その後前記退避した内部
   レジスタ類の復元を行うと共にノーマルモードに変更し
   て処理を続行することを特徴とするコプロセッサの誤り
   修正方式。