JPS60221829A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はマイクロプログラムにょ多制御されるデータ処
理装置に関するもので、特に、擬似障害設定命令による
マイクロプログラムの一時的な変更操作に関するもので
ある。

以下余日 〔従来技術〕 従来、この種のデータ処理装置においては、各擬似障害
対応にハードウェアの擬似障害発生回路を設け、擬似障
害設定命令を解読したファームウェアが前記擬似障害発
生回路を起動することによシ擬似障害設定を行うものが
あるが、この方式によると各擬似障害対応にハードウェ
アの擬似障害発生回路を必要とする欠点があシ、かつ擬
似障害の種別にも限度があった。

また、従来の他のデータ処理装置においては。

各擬似障害対応にファームウェアが擬似障害を発生させ
るルーチンを持つものがあるが、この方式によると擬似
障害のだめのファームウェア量が膨大となる欠点があっ
た。

更に、従来のもっと他のデータ処理装置においては、擬
似障害設定命令によシマイクロプログラムを格納する制
御記憶と主記憶の両方或いはどちらか一方を書き替える
ことにょシ実施するものがあるが、制御記憶と主記憶の
両方或いはどちらか一方を正規のデータに書きもどす必
要があるという欠点があった。

〔発明の目的〕

本発明の目的は、擬似障害設定命令によるマイクロプロ
グラムの一時的な変更操作を容易に可能にしたデータ処
理装置を提供することにある。

また本発明の他の目的は、擬似障害設定命令によシ変更
されたマイクロプログラムを容易に回復させる機能を有
するデータ処理装置を提供することにある。

〔発明の構成〕

本発明によるデータ処理装置は、制御記憶と主記憶の両
方或いはどちらか一方に格納されたマイクロプログラム
により制御されるデータ処理装置において、前記マイク
ロプログラムと置換して用いるだめの１ワード又は複数
ワードのマイクロ命令及び該マイクロ命令の前記制御記
憶と主記憶の両方或いはどちらか一方での格納位置を示
すマイクロアドレスを指定する擬似障害設定命令を設け
。

前記擬似障害設定命令が発行されたとき前記擬似障害設
定命令によシ指定された前記マイクロ命令を格納する命
令記憶手段と、指定された前記マイクロアドレスを格納
するアドレス記憶手段と、前記命令記憶手段と前記アド
レス記憶手段が有効であることを表示する有効表示フラ
グをセットする手段とを有し、前記マイクロプログラム
を実行する際前記制御記憶と主記憶の両方或いはどちら
か一方よシマイクロ命令を読み出すためのマイクロアド
レスと前記アドレス記憶手段に記憶されたマイクロアド
レスとを比較する比較手段と、前記比較手段にて双方の
マイクロアドレスが一致したことが検出されかつ前記有
効表示フラグがセットされている場合前記命令記憶手段
によシ記憶されたマイクロ命令を前記制御記憶と主記憶
の両方或いはどちらか一方に記憶されたマイクロ命令と
置換して実行する手段と、前記有効表示フラグをリセッ
トする手段を持つことを特徴とする。

〔実施例〕

以下一本発明の実施例について図面を参照して詳細に説
明する。

夕処理装置の一実施例の構成が示されている。図におい
て、工００は本発明に係る擬似障害設定回路を示し、制
御記憶及び制御記憶制御部１１０とマイクロ命令実行回
路１２０とからなる。制御記憶及び制御記憶制御部１１
０は、後述するように。

擬似障害設定命令に関する各手段を含む。２００は主記
憶で、後述する擬似障害設定命令を含むソフトウェアプ
ログラムや、擬似障害設定命令で指定されるオペランド
などが格納されている。

第２図を参照すると２本実施例で記述される擬似障害設
定命令Ａの代表的な構成が示されている。

図においてｔＡｌは命令コード、Ａ２は拡張コードを示
し、この双方によシ擬似障害設定命令Ａであることを表
示する。Ａ３は該擬似障害設定命令Ａの指定するオペラ
ンドの格納される主記憶アドレスを示す。又＠Ｂｌ＊Ｂ
２は指定されたオペランドであり、Ｂｌはマイクロアド
レス＋Ｂ２はマイクロ命令を含む。すなわち、第２図は
、擬似障害設定命令Ａの形式と、該命令Ａによシ指定さ
れクロ命令Ｂ２を示す。

第３図を参照すると、第１図の擬似障害設定回路１００
の詳細の一実施例の構成が示されている。

図において、１１１は有効表示フラグで、後述する命令
レジスタ１１３．後述するアドレスレジスタ１１２が有
効であることを示す。１１２はアドレスレジスタでアシ
、前記擬似障害設定命令Ａでで指定されたマイクロアド
レスＢ１が格納されると共に後述する比較回路１１７に
て後述するマイクロノログラムアドレスレジスタ１１４
に記憶されるマイクロアドレスと比較演算される。１１
３は命令レジスタで前記擬似障害設定命令Ａで指定され
るマイクロ命令Ｂ２が記憶されると共に後述する切替回
路１１６へ入力される。

１１４はマイクロプログラムアドレスレジスタであシ、
後述する制御記憶１１５のアドレスを指定すると共に後
述する比較回路１１７に入力されている。１１５は制御
記憶で、マイクロプログラムアドレスレジスタ１１４内
のアドレスで指定されたワードの内容を後述する切替回
路１１６に出力する。１１６は切替回路であシ、後述す
るアンド回路１１８の指示によシ命令レジスタ１１３の
内容又は制御記憶１１５の内容を切替えて後述するマイ
クロ命令実行回路１２０へ入力する。１１７は比較回路
でオシ、アドレスレジスタ１１２の内容とマイクロプロ
グラムアドレスレジスタ１１４の内容の一致チェックを
行い、その結果を後述するアンド回路１１８に出力する
。１１８はアンド回路でアシ、比較回路１１７の出力と
有効表示フラグ１１１の出力の論理積結果によ）、切替
回路１１６に対して命令レジスタ１１３の出力と制御記
憶１１５の出力の選択を行なわせる。１２０はマイクロ
命令実行回路で、切替回路１１６の出力によシ該マイク
ロ命令を実行する。すなわち、第３図は９本発明の構成
要素である有効表示フラグｉｉｉ、アドレスレゾスタ１
１２＊命令レジスタ１１３、比較回路１１７．アンド回
路１１８及び切替回路１１６と、制御記憶１１５の周辺
を示す。

第４図を参照すると、擬似障害設定命令Ａが発行された
ときに該命令Ａによシ指定されたマイクロ命令Ｂ２　ｒ
マイクロアドレスＢ１を前記擬似障害設定回路（第３図
）に格納する手順である。すなわち、擬似障害設定命令
Ａが検出された時、アドレスレジスタ１１２にマイクロ
アドレスＢ１を＋命令レノスタ１１３にマイクロ命令Ｂ
２をセットし、有効表示フラグ１１１を′１”にセ、）
するフローチャートである。

第５図を参照すると、有効表示フラグ１１１゜アドレス
レジスタ１１２及び命令レジスタ１１３により制御記憶
１１５の内容を読み替える手順が示されている。すなわ
ち、マイクロプログラムアドレスレジスタ１１４とアド
レスレ’）ス３１１１２の比較回路１１７による比較結
果と、有効表示フラグ１１１の出力とによるアンド回路
１１８の出力で、切替回路１１６が選択する出力が決定
され。

その出力がマイクロ命令実行回路１２０で実行される。

第６（Ａ）図には擬似障害設定命令Ａが実施されないケ
ースの１例、第６ψ）図には擬似障害設定命令−−一−
１Ｉ　＋　噛−Ｌｊ−−ハ　４　に■１ユ中二、ンシイ
−６１第６（ト）図を参照すると、主記憶（ＭＥＭ　）
　２００を読み出し、主記憶読み出しエラーがないこと
をチェックし、７ｈ−夕を取シ込み２次への通常処理を
実行するが、主記憶読み出しエラーがあった時にはエラ
ー処理を実行している。

第６０３）図を参照すると、擬似障害設定命令Ａにより
マイクロ命令ＯＸがマイクロ命令Ｃ２に変更され、以下
マイクロ命令Ｃ２の主記憶読み出しエラー処理を実施す
る。この様、に種々の擬似障害に対応したマイクロプロ
グラムの変更操作を実行させ該擬似障害を発生させるこ
と、及び該擬似障害が発生した場合には擬似障害設定命
令によ）変更されたマイクロプログラムを容易にしかも
正確に回復させる機能を有する。

〔発明の効果〕

本発明には９以上説明したように構成することにより、
擬似障害設定命令によるマイクロゾログラｉの変更操作
を容易に可能とし、変更されたマイクロプログラムを容
易に回復できる効果がある。

以下企臼

【図面の簡単な説明】

第１図はアーク処理装置の構成を示したブロック図、第
２図は擬似障害設定命令の一構成例を示した図、第３図
は第１図に示された本発明による擬似障害設定回路の詳
細の一実施例を示した回路図、第４図は擬似障害データ
を主記憶から擬似障害設定回路に格納する処理のフロー
チャート、第５図は擬似障害設定回路からの擬似障害デ
ータによ多マイクロ命令実行回路への動作の処理のフロ
ーチャート、第６（Ａ）図は擬似障害設定命令が実施さ
れないケースの１例を示したフローチャート。 第６　ＣＢ）図は擬似障害設定命令が実施されるケース
の１例を示したフローチャートである。 ｉｏｏ・・・擬似障害設定回路、１１０・・・制御記憶
及び制御記憶制御部、１１１・・・有効表示フラグ。 １１２・・・アドレスレジスタ、１１３・・・命令レジ
スタ、１１４・・・マイクロプログラムアドレスレジス
タ、１１５・・・制御記憶、１１６・・・切替回路、１
１７・・・比較回路、１１８・・・アンド回路、１２０
・・・マイクロ命令実行回路、２００・・・主記憶。 第１図 第６（Ａ）図 第６（Ｂ）図

Claims (1)

1. 【特許請求の範囲】 １、　制御記憶と主記憶の両方或いはどちらか一方に格
   納されたマイクロプログラムによ多制御されるデータ処
   理装置において、前記マイクロプログラムと置換して用
   いるための１ワード又は複数ワードのマイクロ命令及び
   該マイクロ命令の前記制御記憶と主記憶の両方或いはど
   ちらか一方での格納位置を示すマイクロアドレスを指定
   する擬似障害設定命令を設け、前記擬似障害設定命令が
   発行されたとき前記擬似障害設定命令によシ設定された
   前記マイクロ命令を格納する命令記憶手段と。 指定された前記マイクロアドレスを格納するアドレス記
   憶手段と、前記命令記憶手段と前記アドレス記憶手段が
   有効であることを°表示する有効表示フラグをセットす
   る手段とを有し、前記マイクロゾログラムを実行する際
   前記制御記憶と主記憶の両方或いはどちらか一方よシマ
   イクロ命令を読み出すためのマイク自アドレスと前記ア
   ドレス記憶手段に記憶されたマイクロアドレスとを比較
   する比較手段と、前記比較手段にて双方のマイクロアド
   レスが一致したことが検出されかつ前記有効表示フラグ
   がセットされている場合前記命令記憶手段によシ記憶さ
   れたマイクロ命令を前記制御記憶と主記憶の両方或いは
   どちらが一方に記憶されたマイクロ命令と置換して実行
   する手段と、前記有効表示フラグをリセットする手段を
   持つことを特徴とするデータ処理装置。