JPS63279311A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS63279311A
JPS63279311A JP62115089A JP11508987A JPS63279311A JP S63279311 A JPS63279311 A JP S63279311A JP 62115089 A JP62115089 A JP 62115089A JP 11508987 A JP11508987 A JP 11508987A JP S63279311 A JPS63279311 A JP S63279311A
Authority
JP
Japan
Prior art keywords
rom
ram
stored
symbol
power outage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62115089A
Other languages
English (en)
Inventor
Nobukazu Takao
高尾 宣積
Masataka Narisada
成定 正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62115089A priority Critical patent/JPS63279311A/ja
Publication of JPS63279311A publication Critical patent/JPS63279311A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、スタティックRAM (以下、5−RAMと
呼ぶ)を用いた停電ルーチン機能付き情報処理装置に関
する。
〈従来の技術〉 第2図は5−RAM記憶装置を用いた情報処理装置の基
本構成を示す。CPUは中央演算処理装置で、演算部A
LU、制御部CON、レジスタ部REGを含む。CPU
は、例えば制御対象から入出力部I10を経て与えられ
たデータに対しROMに格納されたプログラムに従って
演鋒を施し、再び入出力部I10を経て制御対象に制御
信号として出力する。
5−RAMは30分〜1時間のデータ保持機能があり、
バックアップ機能が要求される装置の記憶装置として用
いられる。5−RAMには制御対象からのデータ、出力
データ、CPU内の各レジスタの値等が記憶される。
このような装置で停電が発生すると、停電ルーチンが働
き停電の割込みが掛けられ、5−RAMにスタックポイ
ンタSPの値、即ちそのときの実行プログラムのアドレ
スが記憶される。電源が投入されると、5−RAMの記
憶内容が読み出され、停電の割込みが掛かる前のプログ
ラムアドレスから再スタートさせ、停電前と電源投入後
とでプログラムの連続性を保つようにしている。
〈発明が解決しようとする問題点〉 しかしながら、このような従来装置の場合、停電が発生
した後、5−RAMのデータ保持機能が未だ残っている
間にROMを交換した場合、5−RAMをリセット(S
−RAMの電圧を保持しているコンデンサを短絡)しな
い限り、復電したとき前のROMについての停電ルーチ
ンが働き、システムが誤動作する。
本発明が解決しようとする技術的課題は、停電後にRO
Mを交換しても、誤った停電ルーチンが働かないように
することにある。
く問題点を解決するための手段〉 本発明は、5−RAMを記憶装置として用いた情報処理
装置において、停電の割込みが掛かると、ROMを特定
する記号、そのときの実行プログラムのアドレス、並び
に停電を識別する一定のパターンを前記5−RAMに記
憶させ、電源が投入されたとき、前記一定のパターンを
読み出し、このパターンが保持されているとき瞬時停電
と判断し、前記5−RAMに記憶させたROM記号と現
在のROMを特定する記号との一致をとり、一致してい
るとき前記5−RAMに記憶させたプログラムのアドレ
スから実行プログラムを再スタートさせ、前記5−RA
Mに記憶させたROM記号と現在のROM記号とが不一
致のとき、フルイニシャライズするようにしたことにあ
る。
〈作用〉 前記の技術手段は次のように作用する。即ち、停電の割
込みが掛かると、例えばROMのバージョン番号、スタ
ックポインタの値、及び停電を識別する一定のパターン
を前記5−RAMに記憶させる。電源が投入されたとき
、前記5−RAMの特定番地に記憶させた前記一定のパ
ターンを読み出し、このパターンが保持されていれば瞬
時停電と判断する。保持されていなれば長期停電と判断
しフルイニシャライズを行なう。瞬時停電の場合、前記
5−RAMに記憶したROMのバージョン番号と現在の
ROMのバージョン番号との一致をとる。一致していれ
ば、前記スタックポインタを前記5−RAMに記憶させ
た値に復元し実行プログラムを再スタートさせる。不一
致の場合にはROM内容が変っているので、全てを初期
化して誤動作を防ぐ。
〈実施例〉 以下図面に従い本発明を説明する。本発明実施例装置の
構成は第2図に示す従来装置と基本的に変らないので、
この図を利用して本発明を説明する。第1図は本発明装
置の動作を説明するためのフローチャートである。第1
図のフローチャートにおいて、ステップ(1)〜(6)
は停電の割込みがあった後行なわれる5−RAMへの書
榛み動作を、ステップ(7)〜〈13)は復電後の動作
を表わす。
停電の割込みが掛かると、先ずステップ(1)において
、使用されているROMのバージョン番号が5−RAM
に記憶される。この場合、記憶するものはバージョン番
号に限らず、ROMを特定するものであれば他の記号で
あってもかまわない。
ステップ(2)において、実行されているプログラムの
アドレスに対応するスタックポインタSPの値が5−R
AMに記憶される。ステップ(3)において、停電が瞬
時停電か長期停電かを識別する為に5−RAMの特定番
地に一定のパターンが記憶される。
ステップ(4)、(5)、(6ンは停電が続く場合に前
記記憶状態を保持し、停電でない場合に初期化する動作
ステップである。
停電後、電源が投入されると、ステップ(7)において
、5−RAMに記憶させた前記一定パターンが読み出さ
れる。パターンが保持されていれば、瞬時停電と判断し
、ステップ(8)に移り、5−RAMに記憶させたRO
MのバージョンM号と現在使われているROMのバージ
ョン番号との一致がとられる。一致している場合には、
スタックポインタSPを5−RAMに記憶させた値に復
元し、更に、ステップ(10)で、CPU内の各レジス
タを5−RAMに記憶されたレジスタ値に復元し、割込
み可能な状態とする(ステップ(11))。割込みが許
されれば、5−RAMに記憶させたプログラムのアドレ
スから実行プログラムを再スタートする。
一方、ステップ(7)において、前記一定のパターンが
保持されていなかった場合、長期停電と判断し、ステッ
プ(12)に移り、スタックポインタSPをイニシャラ
イズし、更に、ステップ(13)でハードウェアをフル
イニシャライズする。また、ステップ(8)において、
5−RAMに記憶させたROMのバージョン番号と現在
のROMのバージョン番号とが不一致の場合もステップ
(12)、(13)に移り、フルイニシャライズされる
このように、本発明では停電ルーチン中において、RO
Mの識別記号を記憶させ、これに基づき現在使われてい
るROMとの一致をとるステップか設けられた為、ハー
ドウェア上ROM交換の際に5−RAMの電圧保持用コ
ンデンサを短絡したと等価な効果が(りられる。
〈発明の効果〉 本発明によれば、5−RAMのデータ保持機能が未だ残
っている間にROMを交換しても、前のROMについて
の誤った停電ルーチンが働くようなことがない。
【図面の簡単な説明】
第1図は本発明装置の動作を説明するためのフローチャ
ート、第2図は5−RAM記憶装置を用いた情報処理装
置の基本橘成を示す。 CPU・・・中央演算処理装置、5−RAM・・・スタ
ティクRAMSROM・・・プログラム等を記憶する記
憶装置、Ilo・・・入出力部、SP・・・スタックポ
インタ I図

Claims (1)

    【特許請求の範囲】
  1. 中央演算処理装置と、スタティクRAM記憶装置と、各
    種演算処理プログラムが記憶されたROMと、入出力部
    とを有し、停電の割込みが掛かると、前記ROMを特定
    する記号、そのときの実行プログラムのアドレス、並び
    に停電を識別する一定のパターンを前記スタティクRA
    Mに記憶させ、電源が投入されたとき、前記一定のパタ
    ーンを読み出し、このパターンが保持されているとき瞬
    時停電と判断し、前記スタティクRAMに記憶させたR
    OM記号と現在のROMを特定する記号との一致をとり
    、一致しているとき前記スタティクRAMに記憶させた
    プログラムのアドレスから実行プログラムを再スタート
    させ、前記スタティクRAMに記憶させたROM記号と
    現在のROM記号とが不一致のとき、フルイニシャライ
    ズするようにしたことを特徴とする情報処理装置。
JP62115089A 1987-05-12 1987-05-12 情報処理装置 Pending JPS63279311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62115089A JPS63279311A (ja) 1987-05-12 1987-05-12 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62115089A JPS63279311A (ja) 1987-05-12 1987-05-12 情報処理装置

Publications (1)

Publication Number Publication Date
JPS63279311A true JPS63279311A (ja) 1988-11-16

Family

ID=14653924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62115089A Pending JPS63279311A (ja) 1987-05-12 1987-05-12 情報処理装置

Country Status (1)

Country Link
JP (1) JPS63279311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305410A (ja) * 1988-06-03 1989-12-08 Koyo Electron Ind Co Ltd プログラマブルコントローラ
JPH03163617A (ja) * 1989-11-22 1991-07-15 Tokyo Electric Co Ltd コンピュータシステムにおけるプログラムのウオーム・ブート方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305410A (ja) * 1988-06-03 1989-12-08 Koyo Electron Ind Co Ltd プログラマブルコントローラ
JPH03163617A (ja) * 1989-11-22 1991-07-15 Tokyo Electric Co Ltd コンピュータシステムにおけるプログラムのウオーム・ブート方法

Similar Documents

Publication Publication Date Title
RU2146399C1 (ru) Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах
US4954941A (en) Method and apparatus for program updating
US12099612B2 (en) Firmware corruption recovery
EP0173967B1 (en) Microprogram load unit
KR100251381B1 (ko) 휘발성메모리의초기화장치및방법
JPS63279311A (ja) 情報処理装置
US6182207B1 (en) Microcontroller with register system for the indirect accessing of internal memory via auxiliary register
JPH0126086B2 (ja)
JPH09204205A (ja) プログラム制御システム
JPH052502A (ja) 情報処理装置の電圧マージン試験方式
JPH1165884A (ja) マイクロコンピュータ及びそのデバッグ方法
JPH0820933B2 (ja) データ書き込み方法およびその装置
JP2635777B2 (ja) プログラマブル・コントローラ
JPH03211619A (ja) データ処理装置
JPH0268624A (ja) プログラム修正回路
JPS62284440A (ja) 端末装置のソフトウエア資源保守方式
JPH04293139A (ja) データ保持方法
JPH09297714A (ja) データバックアップ方法および装置
JPH0414374B2 (ja)
JPH02254546A (ja) マイクロ・シーケンス回路
JPH01201762A (ja) マイクロコンピュータ
JP2000020498A (ja) マイクロコンピュータおよびその復帰方法
JPH04320545A (ja) メモリアクセス監視方式
JPH0772874B2 (ja) 割込み受取り装置
JPS6428730A (en) Fault detection system