JPH052502A - 情報処理装置の電圧マージン試験方式 - Google Patents
情報処理装置の電圧マージン試験方式Info
- Publication number
- JPH052502A JPH052502A JP3000807A JP80791A JPH052502A JP H052502 A JPH052502 A JP H052502A JP 3000807 A JP3000807 A JP 3000807A JP 80791 A JP80791 A JP 80791A JP H052502 A JPH052502 A JP H052502A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- test
- voltage
- information processing
- information processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】情報処理装置内に制御部から電圧制御のできる
電源部と、試験する設定電圧値を書き込むためのバッテ
リバックアップメモリと、ウォッチドッグタイマ回路と
を設け、電圧を変化させる前に試験電圧値をバッテリバ
ックアップメモリに書き込みその後に電圧を変化させ、
試験プログラムを実行する。 【効果】人手操作や他の試験装置を使用せず情報処理装
置の電圧マージン試験を経済的に自動実行することがで
きる。
電源部と、試験する設定電圧値を書き込むためのバッテ
リバックアップメモリと、ウォッチドッグタイマ回路と
を設け、電圧を変化させる前に試験電圧値をバッテリバ
ックアップメモリに書き込みその後に電圧を変化させ、
試験プログラムを実行する。 【効果】人手操作や他の試験装置を使用せず情報処理装
置の電圧マージン試験を経済的に自動実行することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置の電圧マー
ジン試験方式に関する。
ジン試験方式に関する。
【０００２】
【従来の技術】従来の情報処理装置の電圧マージン試験
方式は、人手操作により電源電圧を変化させて試験を行
うか、被試験情報処理装置とは別の装置により電源電圧
を変動させて試験を実行していた。
方式は、人手操作により電源電圧を変化させて試験を行
うか、被試験情報処理装置とは別の装置により電源電圧
を変動させて試験を実行していた。
【０００３】
【発明が解決しようとする課題】上述した従来の情報処
理装置の電圧マージン試験方式は、人手操作が必要であ
ったり、自動化のために被試験情報処理装置とは、別の
装置が必要となるので経済的に負担が大きいという問題
点がある。又、前述の問題点を避けるため情報処理装置
内の制御部を使用して、電源電圧を自動的に変更しなが
ら電圧マージン試験を行うと、制御部自身の動作を保障
できないという問題点がある。
理装置の電圧マージン試験方式は、人手操作が必要であ
ったり、自動化のために被試験情報処理装置とは、別の
装置が必要となるので経済的に負担が大きいという問題
点がある。又、前述の問題点を避けるため情報処理装置
内の制御部を使用して、電源電圧を自動的に変更しなが
ら電圧マージン試験を行うと、制御部自身の動作を保障
できないという問題点がある。
【０００４】本発明の目的は情報処理装置内の制御部を
使用して電圧マージン試験を行うことが可能な経済的な
情報処理装置の電圧マージン試験方式を提供することに
ある。
使用して電圧マージン試験を行うことが可能な経済的な
情報処理装置の電圧マージン試験方式を提供することに
ある。
【０００５】
【課題を解決するための手段】本発明の情報処理装置の
電圧マージン試験方式は、電源電圧を定格値より上下に
変動させて試験プログラムを実行し動作試験を行う情報
処理装置の電圧マージン試験において、前記情報処理装
置内の制御部の制御を受け電源電圧を変動させることが
可能な電源部と、前記制御部からの書込読出しが可能な
専用の電源を持つバッテリバックアップメモリと、前記
情報処理装置全体の動作監視を行うウォッチドッグタイ
マ回路とを前記情報処理装置内に設け、前記制御部は電
源電圧を変動させる試験の実施前に変動後の試験電圧値
を前記バッテリバックアップメモリに書込み、次に前記
電源部の電源電圧を変動させた後前記試験プログラムを
実行し、異常終了およびウォッチドッグタイムアウトの
少くなくともいずれか一方を検出するまで徐徐に電圧を
変動させながら前記試験プログラムを繰り返し実行する
構成である。
電圧マージン試験方式は、電源電圧を定格値より上下に
変動させて試験プログラムを実行し動作試験を行う情報
処理装置の電圧マージン試験において、前記情報処理装
置内の制御部の制御を受け電源電圧を変動させることが
可能な電源部と、前記制御部からの書込読出しが可能な
専用の電源を持つバッテリバックアップメモリと、前記
情報処理装置全体の動作監視を行うウォッチドッグタイ
マ回路とを前記情報処理装置内に設け、前記制御部は電
源電圧を変動させる試験の実施前に変動後の試験電圧値
を前記バッテリバックアップメモリに書込み、次に前記
電源部の電源電圧を変動させた後前記試験プログラムを
実行し、異常終了およびウォッチドッグタイムアウトの
少くなくともいずれか一方を検出するまで徐徐に電圧を
変動させながら前記試験プログラムを繰り返し実行する
構成である。
【０００６】本発明の情報処理装置の電圧マージン試験
方式は、電源部がウォッチドッグタイマからの復旧信号
を受け出力電圧値を予め定める定格値に復旧させる機能
を有してもよい。
方式は、電源部がウォッチドッグタイマからの復旧信号
を受け出力電圧値を予め定める定格値に復旧させる機能
を有してもよい。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例のブロック図で
ある。
ある。
【０００９】情報処理装置１は、システムバス１２を介
して相互に接続しているＣＰＵ２とバッテリバックアッ
プメモリ４とＩＯ制御部６とウォッチドッグタイマ回路
（以下ＷＤＴと記す）１５および電源制御部７と、さら
にＩＯ制御部６に接続しているＣＲＴ／キーボード８
と、フロッピィディスク装置９と、磁気ディスク装置１
０と、電源制御部７に接続する電源部１１と、バッテリ
バックアップメモリ４に接続するバッテリ５とから構成
されている。
して相互に接続しているＣＰＵ２とバッテリバックアッ
プメモリ４とＩＯ制御部６とウォッチドッグタイマ回路
（以下ＷＤＴと記す）１５および電源制御部７と、さら
にＩＯ制御部６に接続しているＣＲＴ／キーボード８
と、フロッピィディスク装置９と、磁気ディスク装置１
０と、電源制御部７に接続する電源部１１と、バッテリ
バックアップメモリ４に接続するバッテリ５とから構成
されている。
【００１０】バッテリバックアップメモリ４は、バッテ
リ５からメモリ保持用電源の供給を受け、電源部１１の
切断時においても内容は保持される。
リ５からメモリ保持用電源の供給を受け、電源部１１の
切断時においても内容は保持される。
【００１１】電源部１１は、出力電圧を電源制御部７か
らの指示で変更する機能を有する。また、ＷＤＴ１５か
らのリセット信号１４を受け出力電圧を定格値にリセッ
トする機能を有する。ＷＤＴ１５は、内蔵するプログラ
ムにより定期的にリセットされ情報処理装置１全体の動
作監視を行いタイムアウトすると、ＣＰＵ２，電源部１
１にリセット信号１４を出力する。
らの指示で変更する機能を有する。また、ＷＤＴ１５か
らのリセット信号１４を受け出力電圧を定格値にリセッ
トする機能を有する。ＷＤＴ１５は、内蔵するプログラ
ムにより定期的にリセットされ情報処理装置１全体の動
作監視を行いタイムアウトすると、ＣＰＵ２，電源部１
１にリセット信号１４を出力する。
【００１２】次に動作について説明する。
【００１３】図２は、本発明の一実施例の動作を示す流
れ図である。
れ図である。
【００１４】電圧マージン試験が開始されると、まずス
テップ（以下Ｓと記す）１で電圧マージン試験中を示す
フラグをバッテリバックアップメモリ４に書き込む。次
にＳ２で設定する試験電圧値をバッテリバックアップメ
モリ４に書き込む。次にＳ３で電源部１１に試験電圧値
を設定し、Ｓ４で機能試験プログラムを起動し、機能試
験を行う。次にＳ５で試験が正常に終了したか否かを判
断し、試験が正常に終了した場合には、Ｓ６で試験電圧
範囲の試験を終了したか否かを判断し、終了していなけ
ればＳ７で設定した試験電圧値を変更し、Ｓ３に戻り試
験電圧値を設定し、試験電圧範囲のすべての試験が完了
するまで同様の動作をくりかえす。Ｓ５で試験が異常終
了した場合には、この時点で試験を打切り、Ｓ８で異常
になった試験電圧値をバッテリバックアップメモリ４か
ら読み出し、Ｓ９でＣＲＴ８に表示出力をして試験を終
了する。
テップ（以下Ｓと記す）１で電圧マージン試験中を示す
フラグをバッテリバックアップメモリ４に書き込む。次
にＳ２で設定する試験電圧値をバッテリバックアップメ
モリ４に書き込む。次にＳ３で電源部１１に試験電圧値
を設定し、Ｓ４で機能試験プログラムを起動し、機能試
験を行う。次にＳ５で試験が正常に終了したか否かを判
断し、試験が正常に終了した場合には、Ｓ６で試験電圧
範囲の試験を終了したか否かを判断し、終了していなけ
ればＳ７で設定した試験電圧値を変更し、Ｓ３に戻り試
験電圧値を設定し、試験電圧範囲のすべての試験が完了
するまで同様の動作をくりかえす。Ｓ５で試験が異常終
了した場合には、この時点で試験を打切り、Ｓ８で異常
になった試験電圧値をバッテリバックアップメモリ４か
ら読み出し、Ｓ９でＣＲＴ８に表示出力をして試験を終
了する。
【００１５】又、設定試験電圧値でＣＰＵ２，メモリ３
等が動作不能となった場合には、ＷＤＴ１５が動作しリ
セット信号１４をＣＰＵ２および電源部１１に出力す
る。電源部１１はリセット信号１４により出力電圧を予
め定める定格値に設定し直し、ＣＰＵ２はオートリブー
ト処理を開始する。
等が動作不能となった場合には、ＷＤＴ１５が動作しリ
セット信号１４をＣＰＵ２および電源部１１に出力す
る。電源部１１はリセット信号１４により出力電圧を予
め定める定格値に設定し直し、ＣＰＵ２はオートリブー
ト処理を開始する。
【００１６】オートリブート処理では、まずＳ１０でバ
ッテリバックアップメモリ４を読み出し、次にＳ１１で
電圧マージン試験中フラグがセットされているか否かを
判断し、セットされていればＳ８の電圧マージン試験の
結果出力処理へ移行する。
ッテリバックアップメモリ４を読み出し、次にＳ１１で
電圧マージン試験中フラグがセットされているか否かを
判断し、セットされていればＳ８の電圧マージン試験の
結果出力処理へ移行する。
【００１７】
【発明の効果】以上説明したように本発明は、情報処理
装置自身が設定電圧値をバッテリバックアップメモリ４
に記憶しながら電圧マージン試験を行うことにより、人
手操作や他の試験装置を使わずに情報処理装置の電圧マ
ージン試験を経済的に自動実行できるという効果があ
る。
装置自身が設定電圧値をバッテリバックアップメモリ４
に記憶しながら電圧マージン試験を行うことにより、人
手操作や他の試験装置を使わずに情報処理装置の電圧マ
ージン試験を経済的に自動実行できるという効果があ
る。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例の動作を示す流れ図である。
１ 情報処理装置
２ ＣＰＵ
３ メモリ
４ バッテリバックアップメモリ
５ バッテリ
６ ＩＯ制御部
７ 電源制御部
８ ＣＲＴ／キーボード
９ フロッピィディスク装置（ＦＤ）
１０ 磁気ディスク装置（ＤＩＳＫ）
１１ 電源部
１２ システムバス
１４ リセット信号
１５ ウォッチドッグタイマ回路（ＷＤＴ）
Claims (2)
- 【請求項１】 電源電圧を定格値より上下に変動させて
試験プログラムを実行し動作試験を行う情報処理装置の
電圧マージン試験において、前記情報処理装置内の制御
部の制御を受け電源電圧を変動させることが可能な電源
部と、前記制御部からの書込読出しが可能な専用の電源
を持つバッテリバックアップメモリと、前記情報処理装
置全体の動作監視を行うウォッチドッグタイマ回路とを
前記情報処理装置内に設け、前記制御部は電源電圧を変
動させる試験の実施前に変動後の試験電圧値を前記バッ
テリバックアップメモリに書込み、次に前記電源部の電
源電圧を変動させた後前記試験プログラムを実行し、異
常終了およびウォッチドッグタイムアウトの少くなくと
もいずれか一方を検出するまで徐徐に電圧を変動させな
がら前記試験プログラムを繰り返し実行することを特徴
とする情報処理装置の電圧マージン試験方式。 - 【請求項２】 電源部がウォッチドッグタイマからの復
旧信号を受け出力電圧値を予め定める定格値に復旧させ
る機能を有することを特徴とする請求項１記載の情報処
理装置の電圧マージン試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000807A JPH052502A (ja) | 1991-01-09 | 1991-01-09 | 情報処理装置の電圧マージン試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000807A JPH052502A (ja) | 1991-01-09 | 1991-01-09 | 情報処理装置の電圧マージン試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052502A true JPH052502A (ja) | 1993-01-08 |
Family
ID=11483955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000807A Pending JPH052502A (ja) | 1991-01-09 | 1991-01-09 | 情報処理装置の電圧マージン試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052502A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2403826A (en) * | 2003-06-26 | 2005-01-12 | Hewlett Packard Development Co | Voltage margin testing system for computer systems |
| GB2404046A (en) * | 2003-06-26 | 2005-01-19 | Hewlett Packard Development Co | Margin testing in an electronic system, e.g. a computer system |
| US7437258B2 (en) | 2003-06-26 | 2008-10-14 | Hewlett-Packard Development Company, L.P. | Use of I2C programmable clock generator to enable frequency variation under BMC control |
| WO2009011028A1 (ja) * | 2007-07-17 | 2009-01-22 | Advantest Corporation | 電子デバイス、ホスト装置、通信システム、およびプログラム |
| JP2009244092A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 携帯型コンピュータのバッテリ充放電試験方法、携帯型コンピュータ、記録媒体及びプログラム |
-
1991
- 1991-01-09 JP JP3000807A patent/JPH052502A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2403826A (en) * | 2003-06-26 | 2005-01-12 | Hewlett Packard Development Co | Voltage margin testing system for computer systems |
| GB2404046A (en) * | 2003-06-26 | 2005-01-19 | Hewlett Packard Development Co | Margin testing in an electronic system, e.g. a computer system |
| GB2404046B (en) * | 2003-06-26 | 2006-10-18 | Hewlett Packard Development Co | Method and construct for enabling programmable integrated system margin testing |
| GB2403826B (en) * | 2003-06-26 | 2007-02-28 | Hewlett Packard Development Co | Voltage margin testing under BMC control |
| US7400996B2 (en) | 2003-06-26 | 2008-07-15 | Benjamin Thomas Percer | Use of I2C-based potentiometers to enable voltage rail variation under BMC control |
| US7437258B2 (en) | 2003-06-26 | 2008-10-14 | Hewlett-Packard Development Company, L.P. | Use of I2C programmable clock generator to enable frequency variation under BMC control |
| US7493226B2 (en) | 2003-06-26 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Method and construct for enabling programmable, integrated system margin testing |
| WO2009011028A1 (ja) * | 2007-07-17 | 2009-01-22 | Advantest Corporation | 電子デバイス、ホスト装置、通信システム、およびプログラム |
| JPWO2009011028A1 (ja) * | 2007-07-17 | 2010-09-09 | 株式会社アドバンテスト | 電子デバイス、ホスト装置、通信システム、およびプログラム |
| US8301411B2 (en) | 2007-07-17 | 2012-10-30 | Advantest Corporation | Electronic device, host apparatus, communication system, and recording medium |
| KR101221081B1 (ko) * | 2007-07-17 | 2013-01-11 | 가부시키가이샤 어드밴티스트 | 호스트 장치 |
| JP2009244092A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 携帯型コンピュータのバッテリ充放電試験方法、携帯型コンピュータ、記録媒体及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH052502A (ja) | 情報処理装置の電圧マージン試験方式 | |
| JP2540127B2 (ja) | プログラマブル・コントロ−ラの故障診断装置 | |
| JPH05224995A (ja) | 情報処理装置の試験方式 | |
| JP3192229B2 (ja) | 装置周辺部の診断機能を持つ情報処理装置 | |
| JPH09259004A (ja) | デバッグ方法 | |
| JP2852156B2 (ja) | Ｉｃ検査装置の自己診断方法 | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JPS63279311A (ja) | 情報処理装置 | |
| JPH0640293B2 (ja) | 情報処理装置 | |
| CN116700190A (zh) | 一种计算dcs系统的切换时间方法、装置、设备及介质 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPH07295670A (ja) | 計算機システムの起動方式 | |
| JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
| JPH07129425A (ja) | リブート処理方法 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPS6034132B2 (ja) | プログラマブル・コントロ−ラ | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS62194549A (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| CN113687998A (zh) | 排除管理引擎运作异常的控制方法 | |
| JPH02272947A (ja) | 障害監視方式 | |
| JPS6210718A (ja) | 装置レデイ同期処理方式 | |
| JPH07105045A (ja) | 情報処理装置機能試験プログラムのデバッグ方式 | |
| JPH02310634A (ja) | プログラム暴走監視方式 | |
| JPH02162437A (ja) | ファイル処理装置 |