JPS62194549A - Ｃｐｕ―ｉｏ並列動作シミュレーション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイコンプログラムを実機（ターゲットマシ
ン）と異なる汎用計算機でシミュレータ１ンし、マイコ
ンプログラムをテスト・デバッグする方式に関し、特に
ＩＯを制御するプログラムをターゲットマシンに近い状
態でシミュレーションテストをするＣＰＵ　−ＩＯ並行
動作シミュレーシ１ン方式に関する。

〔従来の技術〕

従来は、情報処理学会マイクロコンビ一一タ研究会資料
２０−３に記載されるように、ＣＰＵとメモリのみをシ
ミュレートする方式であり、周辺ＩＯを制御するプログ
ラムをテストする場合には中断点の設定、メモリ設定等
を行なうべきコマンドによって１０動作をシミュレータ
スる。

〔発明が解決しようとする問題点〕

上記従来の方式は、中断点やメモリ設定用のコマンドで
ＩＯ動作を模擬するため、時間の経過（ＣＰＵ芙行）に
よりＩＯの状態が変化するといった環境の設定は困難で
あった。このため、ＩＯ制御時のタイミング不良、プロ
グラムとＩＯ両方の待ち状態（ハングアップ）等の検出
ができないという問題があった。

本発明の目的は、ＣＰＵ　（プログラムの実行）とＩＯ
の動作を見かけ上、並行動作させることにより、前述の
ようなマイクロコンビエータ用ソフトウェアの不良を検
出するＣＰＵ−ｌ０並行動作シミエレーシ舊ン方式を提
供することにアル。

〔問題点を解決するための手段〕

上記目的は、ＩＯモデルがイベントを要求したとき（Ｉ
Ｏ動作実行のために必要な時間を定義すること）、ＩＯ
モデルの処理を中断させ、中断点の情報を記憶し、ＣＰ
Ｕに制御を戻すイベント登録ステップと、　ＣＰＵの命
令シミュレーション中にイベントの発生監視をするイベ
ント監視ステップと、イベント発生時、ＣＰＵの命令実
行を中断し、イベント要求時にセーブした情報を回復し
ＩＯモデルの処理を再開始するイベント制御ステップに
より、ＩＯ処理−■０処理中断−ＣＰＵ処理−ＣＰＵ処
理中断−ＩＯ処理再実行・・・と制御されて、ＣＰＵ−
ｌ０並行動作を実現することにより達成される。

〔作用〕

ＩＯ−１：デルがイベントを要求したとき、ＩＯモデル
の処理を中断させ、中断点の情報を記憶し、ＣＰＵに制
御を戻すイベントを登録し、ＣＰＵの命令シミュレーシ
ョン中にイベントの発生監視し、イベント発生時、ＣＰ
Ｕの命令実行を中断し、イベント要求時にセーブした情
報を回復しＩ１０モデルの処理を再開始することにより
、ＣＰＵ　−Ｉ０並行動作が実現されて、実機では再現
しにくいハードウェアの異常を容易にシミュレーション
できる。

〔実施例〕

以下、本発明の一実施例を図面を用いて詳細に説明する
。

第１図は、本発明のシミニレ−ジョン・システムの構成
を示すブロック図である。

第１図において、１は汎用計算機上で、前記汎用計算機
とは異なるアーキテクチャのＣＰＵ１ｉ４１’作をシミ
ュレーションするＣＰＵシミュレータ。

２はＣＰＵシミュレータが実行するマイクロプログラム
を格納するメモリ、３は周辺デバイスの・動作をシミュ
レーションするＩＯモデル、４はａｖと周辺デバイスと
の信号線群の動作をシミュレ−ションするＩＯシミュレ
ータ、５は周辺デバイスが入出力するデータを格納する
データファイル、６はＩＯモデルの制御中に、ＩＯモデ
ルが要求するイベント（時間経過要求〕を登録し、ＣＰ
Ｕシミュレータに制御を移すイベント登録機構。

７はイベントで要求した時間に達したか否かを判断する
イベント監視機構、８はイベントで要求した時間に達し
たとき、ＩＯモデルに制御を移すイベント制御機構であ
る。

第２図は、　ＣＰＵ−ｌ０並行動作シミーレーション方
式を示すフローチャートである。

第２図により、本発明のＣＰＵ−ｌ０並行動作シミュレ
ーション方式を説明する。

まス、ＣＰＵシミュレータでマイコンプログラムが実行
され、ＩＯ制御命令であればＩＯシミュレータを起動す
る（２０１　）。次に、ＩＯシミュレータは、ＩＯ制御
命令に該当するＩＯモデルを起動する（２０２）。ＩＯ
モデルはＩＯ動作を開始する。このときＩＯ動作実行に
時間を必要としたとき、ＩＯモデルはＩＯシミュレータ
に対し、イベントを要求する（２０３）。イベントの要
求は、イベント登録機構によりイベント値（イベント到
達までの時間）、ＩＯモデル中断点情報（イベント要求
時のＩＯモデルの状態）を記憶した後、ＣＰＵシミュレ
ータに強制的に制御を移す（２０４）。ＣＰＵシミュレ
ータでは、マイコンプログラムの命令実行を開始する。

このとき１命令実行毎に命令実行サイクル数をカウント
し、イベント監視時刻に達すると、ＩＯシミュレータの
イベント監視機構を起動する（２０５）。イベント監視
機構では登録されているイベントのイベント値をカウン
トし、要求したイベント値に達したイベントがあるか判
断し、該当するイベントがなげれば、ＣＰＵシミュレー
タに制御を戻し、該当するイベントがあれば、イベント
制御機構を起動する（２０６）。イベント制御機構では
、イベント要求時に記憶したＩＯモデル中断点情報を回
復させ、ＩＯモデルに制御を移す（２０７）。ＩＯモデ
ルは、時間経過後の状態（ＩＯ動作終了後のＩＯの状態
）を設定し、ＣＰＵシミュレータに制御を戻す（２０８
）。

以上のようにして、ＣＰＵ　−ＩＯ並行動作シミュンー
ションが可能となる。

なお、ＣＰＵとＩＯの並行動作の状態図を第３図に示す
。

次に、フロッピー・ディスク・コントローラ（以下ＦＤ
Ｃと略す）のシーク動作例を第４図により説明する。

まず、ＣＰＵシミュレータでＦＤＣ制御用マイコンプロ
グラムを実行し、ＩＯ制御命令（ＦＤＣに対するシーク
動作指示）を検出するとＩＯシミュレータを起動する（
４０１　）。ＩＯシミュレータは、ＩＯ制御命令が鼠に
対する命令であることを認識し、浪モデルを起動する（
４０２）。ＦＤＣモデルは、ＩＯ制御命令がシーク動作
指示であることを認識し、鼠モデルの状態を示す状態レ
ジスタにシーク動作中であるフラグを設定。シーク動作
終了まで時間を要するため、ＩＯシミュレータに対しイ
ベントを要求する（４０３）。ＩＯシミュレータのイベ
ント登録機構は、爪モデルが要求した時間（イベント値
）を登録。さらに、ＦＤＣＩモデルがイベントを要求し
たときの状態（イベント要求時のレジスタの内容）をセ
ーブし、ＣＰＵシミュレータに強制的に制御を戻す（Ｆ
ＤＣモデルの処理中断）　（４０４）。ＣＰＵシミュレ
ータは、ＦＤＣ制御用マイコンプログラムの実行を再開
する。このとき、１命令実行毎に命令サイクル数をカウ
ントし、イベント監視時間に達したか判断する。監視時
間に達していなければ命令実行を継続し、監視時間に達
していれば、ＩＯシミｊＬレータのイベント監視機構を
起動する（４０５）。

イベント監視機構では、登録されたＦＤＣモデルのシー
ク動作のイベント値をカウントダウンし、シーク動作終
了時刻に達したか判断。シーク動作終了時刻に達してい
なければ、ＣＰＵシミュレータに制御を戻し命令実行を
継続し、シーク動作終了時刻に達していれば、ＩＯシミ
ュレータのイベント制御機構を起動する（４０６）。イ
ベント。

制御機構では、イベント要求時にセーブしｆ、ｌ’Ｄｃ
モデルの状態を回復させ、ＦＤＣモデルに制御を移す（
ＣＰＵシミュレータの処理中断）　（４０７）。

爪モデルは、状態レジスタにシーク動作終了を示すフラ
グを設定し、ＩＯシミュレータに対し割込み要求をした
後、制御をＩＯシミュレータに戻す（４０Ｂ）。

以上のようにして、ＦＤＣ制御用マイコンプロダラムと
ズモデルの並行動作シミュレーションが実現される。

また、ステップ４０５で五モデルがシーク動作中に面制
御用マイコンプログラムからデータ書き込み指示などの
ＩＯ制御命令を検出した場合、不当なタイミングのＩＯ
制御命令として、マイコンプログラムの不良が検出可能
となる。

上記実施例では■０モデルをプログラム言語で記述し、
ロードプログラムとして実現する例を述べたが、ＩＯモ
デルがある規則に従って動作仕様を記述した手続きデー
タの場合も次のようにして並行動作をシミユレートする
ことが可能となる。

即ちステップ４０２において、ＦＤＣモデルに制御を渡
すかわりに、浪モデルの手続きデータを読み、記述され
た内容に従ってＦＤＣ動作をシミュレーションする。ま
た、ステップ４０４において、イベント要求時の手続き
データの位置を記憶しておく。さらにステップ４０７に
おいて、イベント要求時にセーブしたＦＤＣモデルの状
態を回復するかわりに、イベント要求時に記憶した手続
きデータの位置からデータ読み込みを再開始する。

本実施例では、より実機に近い状態でマイクロコンピュ
ータ用ソフトウェアのテストが可能となり、実機では再
現しにくいハードウェアの異常を容易にシミュレーショ
ンできるため、より効率的なソフトウェアのテストが可
能となる。

また、ハードウェア完成前にソフトウェアの開発が可能
になるので、開発期間の短縮が図れる。

〔発明の効果〕

本発明によれば、実機では再現しにくいハードウェアの
異常を容易にシミニレ−ジョンできるため、より効率的
なソフトウェアのテストが可能となるという効果が得ら
れる。

【図面の簡単な説明】

第１図は本発明のシミエレーシ菌ンシステムの構成を示
すブロック図、第２図にＣＰＵ　−ＩＯ並行動作シミュ
レーションの方式を示すフローチャート、第３図はＣＰ
Ｕ　−ＩＯ並行動作シミュレーションの状態図、第４図
は廉シーク動作による並行動作の実施例を示す概念図で
ある。 １・・・ＣＰＵシミュレータ、２・・・メモリ、６・・
・ＩＯモモデル群　　　　４・・・ＩＯシミュレータ、
５・・・データファイル、　　６・・・イベント登録機
構、７・・・イベント監視機構、８・・・イベント制御
機構。

Claims (1)

【特許請求の範囲】
1. １、汎用計算機上において、マイクロプロセッサ等の前
   記汎用計算機とは異なるアーキテクチャを有するＣＰＵ
   と、該ＣＰＵに接続される記憶装置及び少なくとも１個
   の周辺デバイスの動作をシミュレーションするために、
   前記記憶装置上に置かれた命令を逐次取出して命令動作
   をシミュレーションするＣＰＵシミュレータと、前記周
   辺デバイスの動作をシミュレーションするＩＯモデルと
   、前記ＣＰＵと前記周辺デバイスを接続する信号線群の
   動作をシミュレーションするＩＯシミュレータとを前記
   汎用計算機上に形成し、シミュレーションの進行を計時
   管理する時計により、ＩＯモデル動作シミュレーション
   の再開始時刻を予約するイベント要求がＩＯモデルから
   発行されることに応じてＩＯモデルの動作実行を中断さ
   せて中断点情報を一時退避し、前記ＣＰＵシミュレータ
   に制御を戻すイベント登録のステップと、前記ＣＰＵシ
   ミュレータの実行中にイベントの発生を監視するイベン
   ト監視のステップと、イベント発生時前記ＣＰＵシミュ
   レータの命令実行を中断し、前記ＩＯモデルの動作実行
   を再開始するイベント制御のステップから成ることを特
   徴とするＣＰＵ−ＩＯ並行動作シミュレーション方式。