JPH01201762A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01201762A JPH01201762A JP63026432A JP2643288A JPH01201762A JP H01201762 A JPH01201762 A JP H01201762A JP 63026432 A JP63026432 A JP 63026432A JP 2643288 A JP2643288 A JP 2643288A JP H01201762 A JPH01201762 A JP H01201762A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- input
- vector table
- branch
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータに関し、特にリセット
入力により、次に実行するプログラムのアドレス情報を
保持するプログラムカウンタ（以下ＰＣとする）に、分
岐先アドレスをセットできるマイクロコンピュータに関
する。
入力により、次に実行するプログラムのアドレス情報を
保持するプログラムカウンタ（以下ＰＣとする）に、分
岐先アドレスをセットできるマイクロコンピュータに関
する。
従来この種のマイクロコンピュータでは、リセット入力
が行なわれると、あらかじめ設定された一種類の分岐先
アドレスの情報、例えばリセット、・ベクタ・データが
ＰＣにセットされ分岐し、命令実行が開始するようにな
っていた。
が行なわれると、あらかじめ設定された一種類の分岐先
アドレスの情報、例えばリセット、・ベクタ・データが
ＰＣにセットされ分岐し、命令実行が開始するようにな
っていた。
上述した従来のマイクロコンピュータでは、リセット入
力時には、ただ一つの分岐先アドレスしか指定できない
構成となっているので、分岐後の一連の命令実行におい
て不具合（誤動作など）が生じた場合、その不具合が間
欠時に発生する時には、再リセット入力により、まった
く別のプログラムを実行させ不具合を回避することがで
きなかった。
力時には、ただ一つの分岐先アドレスしか指定できない
構成となっているので、分岐後の一連の命令実行におい
て不具合（誤動作など）が生じた場合、その不具合が間
欠時に発生する時には、再リセット入力により、まった
く別のプログラムを実行させ不具合を回避することがで
きなかった。
間欠的な不具合について命令実行の一連の動作フローに
おいて、マイクロコンピュータを用いた装置開発時点で
は発生せず、装置量産後発覚するケースが多くなってい
る。これは命令実行の一連の動作フローは、刻々と変化
する外部からの入力データを基に命令実行の組み合わせ
が分岐命令や割り込み処理等により変わるため、装置開
発時点で、すべての命令実行の動作をチエツクできない
場合が多いことによる。
おいて、マイクロコンピュータを用いた装置開発時点で
は発生せず、装置量産後発覚するケースが多くなってい
る。これは命令実行の一連の動作フローは、刻々と変化
する外部からの入力データを基に命令実行の組み合わせ
が分岐命令や割り込み処理等により変わるため、装置開
発時点で、すべての命令実行の動作をチエツクできない
場合が多いことによる。
従って、マイクロコンピュータを用いた高信頼性を要求
される装置、例えば、ロボット制御、自動車電装制御等
では上述した様な間欠点不具合が発生した場合にも最低
限の動作を保証するプログラムを実行する（フェイルセ
ーフ機能として）必要があるが、従来のマイクロコンピ
ータでは、まったく別のプログラム（この場合には、十
分に動作チエツクが完了しているプログラムなど）を実
行することができず、大きな事故につながる要素を秘め
ていた。
される装置、例えば、ロボット制御、自動車電装制御等
では上述した様な間欠点不具合が発生した場合にも最低
限の動作を保証するプログラムを実行する（フェイルセ
ーフ機能として）必要があるが、従来のマイクロコンピ
ータでは、まったく別のプログラム（この場合には、十
分に動作チエツクが完了しているプログラムなど）を実
行することができず、大きな事故につながる要素を秘め
ていた。
本発明のマイクロコンピュータはリセット入力時に所定
の入力端子の電圧レベルを検知する回路と、前記検知回
路からの信号により、２種類の分岐先アドレスのうち１
つを指定する選択回路を有している。
の入力端子の電圧レベルを検知する回路と、前記検知回
路からの信号により、２種類の分岐先アドレスのうち１
つを指定する選択回路を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
入力端子電圧レベル検知回路１は、リセット入力端子２
から入力された信号により活性化される。
から入力された信号により活性化される。
リセット入力によりマイクロコンピュータの各内部制御
回路の動作レベルがロウアクティブであるとすると、入
力端子電圧レベル検知回路１は、リセット入力電圧のロ
ウレベル確定後一定時間経過後、動作開始するように構
成されている。リセット時ベクタ・テーブル選択入力端
子３ （ＲＶＴＳ）の入力１１ＥＥＥレベルがロウ・レ
ベルであると、回路ｌより検知ロウレベル信号が出力さ
れ、この信号を受けたベクターテーブル選択回路４はリ
セット・ベクタ・テーブルＡ、５を指定するテーブルＡ
選択信号７を出力する。
回路の動作レベルがロウアクティブであるとすると、入
力端子電圧レベル検知回路１は、リセット入力電圧のロ
ウレベル確定後一定時間経過後、動作開始するように構
成されている。リセット時ベクタ・テーブル選択入力端
子３ （ＲＶＴＳ）の入力１１ＥＥＥレベルがロウ・レ
ベルであると、回路ｌより検知ロウレベル信号が出力さ
れ、この信号を受けたベクターテーブル選択回路４はリ
セット・ベクタ・テーブルＡ、５を指定するテーブルＡ
選択信号７を出力する。
ＲＶＴＳ３の入力電圧レベルがハイ・レベルであると、
ベクターテーブル選択回路４はリセット・ベクタ・テー
ブルＢ、６を指定するテーブルＢ選択信号８を出力する
。
ベクターテーブル選択回路４はリセット・ベクタ・テー
ブルＢ、６を指定するテーブルＢ選択信号８を出力する
。
それぞれのリセット・ベクタ・テーブルは回路４より信
号を受けると、テーブル内に格納されている分岐先アド
レスデータをＰＣへ送る動作を行なうようになっている
。
号を受けると、テーブル内に格納されている分岐先アド
レスデータをＰＣへ送る動作を行なうようになっている
。
以上説明したように本発明は、リセット時に所定の入力
端子の電圧レベルを検知し、２種類の分岐先アドレスの
うちどちらか一方を選択できる機能を有することにより
、一つの分岐先アドレスを始点とする一連のプログラム
実行に間欠的な不具合が発生しても、システム全体のハ
ードウェアでこれを検出し、マイクロコンピュータの所
定の入力端子の入力電圧レベルなハイ・レベルからロウ
・レベル（又はこの逆）に変更し、再リセットを行なう
ことで、もう一方の分岐先アドレスを始点とする、バッ
クアッププログラムの実行が可能となり、特に高信頼性
を要求される装置においては、フェイルセイフ機能とし
て活用できるメリットがある。
端子の電圧レベルを検知し、２種類の分岐先アドレスの
うちどちらか一方を選択できる機能を有することにより
、一つの分岐先アドレスを始点とする一連のプログラム
実行に間欠的な不具合が発生しても、システム全体のハ
ードウェアでこれを検出し、マイクロコンピュータの所
定の入力端子の入力電圧レベルなハイ・レベルからロウ
・レベル（又はこの逆）に変更し、再リセットを行なう
ことで、もう一方の分岐先アドレスを始点とする、バッ
クアッププログラムの実行が可能となり、特に高信頼性
を要求される装置においては、フェイルセイフ機能とし
て活用できるメリットがある。
第１図は本発明のマイクロコンピュータの一実施例を示
すブロック図である。 、ｌ・・・・・・入力端子電圧レベル検知回路、２・・
・・・・リセット入力端子、３・・・・・・リセット時
ベクタ・テーブル・選択入力端子（ＲＶＴＳ）、４・・
・・・・ベクタ・テーブル選択回路、５・・・・・・リ
セット・ベクタ・テーブルＡ、６・・団・リセット・ベ
クタ・テーブルＢ、７・・・・・・テーブルＡ選択信号
、８・・・・・・テーブルＢ選択信号。 代理人 弁理士 内 原 音
すブロック図である。 、ｌ・・・・・・入力端子電圧レベル検知回路、２・・
・・・・リセット入力端子、３・・・・・・リセット時
ベクタ・テーブル・選択入力端子（ＲＶＴＳ）、４・・
・・・・ベクタ・テーブル選択回路、５・・・・・・リ
セット・ベクタ・テーブルＡ、６・・団・リセット・ベ
クタ・テーブルＢ、７・・・・・・テーブルＡ選択信号
、８・・・・・・テーブルＢ選択信号。 代理人 弁理士 内 原 音
Claims (1)
- リセット入力により、次に実行するプログラムのアドレ
ス情報を保持するプログラムカウンタ（ＰＣ）に分岐先
アドレスをセットできるマイクロコンピュータにおいて
、リセット入力時に、所定の入力端子の電圧レベルを検
知し、２種類の分岐先アドレスのうちどちらか一方を選
択できる機能を有することを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026432A JPH01201762A (ja) | 1988-02-05 | 1988-02-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026432A JPH01201762A (ja) | 1988-02-05 | 1988-02-05 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01201762A true JPH01201762A (ja) | 1989-08-14 |
Family
ID=12193350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63026432A Pending JPH01201762A (ja) | 1988-02-05 | 1988-02-05 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201762A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493833B1 (en) | 1999-05-13 | 2002-12-10 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer |
| US7191323B2 (en) | 2001-11-28 | 2007-03-13 | Renesas Technology Corp. | Information processing unit selecting one of reset vector addresses |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854418A (ja) * | 1981-09-28 | 1983-03-31 | Hitachi Ltd | 割込み処理方式 |
-
1988
- 1988-02-05 JP JP63026432A patent/JPH01201762A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854418A (ja) * | 1981-09-28 | 1983-03-31 | Hitachi Ltd | 割込み処理方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493833B1 (en) | 1999-05-13 | 2002-12-10 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer |
| US7191323B2 (en) | 2001-11-28 | 2007-03-13 | Renesas Technology Corp. | Information processing unit selecting one of reset vector addresses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| US4679194A (en) | Load double test instruction | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JPS61160146A (ja) | アドレス・スタツク・ポインタ装置の制御方式 | |
| JPS6362776B2 (ja) | ||
| JPS632922Y2 (ja) | ||
| JPS6356742A (ja) | 割込要求信号発生回路 | |
| JPS61201346A (ja) | マイクロプログラム制御方法 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| JPS63109545A (ja) | ハ−ドウエアの自己診断方式 | |
| JPH0363731A (ja) | システム障害処理方式 | |
| JPH04255034A (ja) | インサーキットエミュレータ | |
| KR19990008906U (ko) | 워치독 타이머의 출력 제어 장치 | |
| JPH03201043A (ja) | 制御信号発生器 | |
| JPH0454648A (ja) | ソフトウエア開発装置 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| KR20000010094U (ko) | 씨피유 리셋장치 | |
| JPH01102646A (ja) | プロセッサ制御方式 | |
| JPH04246737A (ja) | インサーキット・エミュレータ | |
| JPH04140831A (ja) | マイクロコンピュータ | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPS6364139A (ja) | メモリダンプ制御方式 | |
| JPS62137664A (ja) | 論理シミユレ−シヨンマシン |