JPS621041A - 情報処理装置の診断回路 - Google Patents
情報処理装置の診断回路Info
- Publication number
- JPS621041A JPS621041A JP60141277A JP14127785A JPS621041A JP S621041 A JPS621041 A JP S621041A JP 60141277 A JP60141277 A JP 60141277A JP 14127785 A JP14127785 A JP 14127785A JP S621041 A JPS621041 A JP S621041A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- error
- register
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御方式による情報処理
装置の診断回路に関する。
装置の診断回路に関する。
本発明は、マイクロ命令保持レジスタを有する情報処理
装置でエラー発生時に使用される診断回路において、 エラー検知の信号によってセントされるエラーフリップ
フロップ回路を設け、このエラーフリップフロップ回路
がセット状態のときに上記マイクロ命令保持レジスタの
値を保持することによって、エラー発生時に入力された
データの伝送経路を示すマイクロ命令が残るようにした
ものである。
装置でエラー発生時に使用される診断回路において、 エラー検知の信号によってセントされるエラーフリップ
フロップ回路を設け、このエラーフリップフロップ回路
がセット状態のときに上記マイクロ命令保持レジスタの
値を保持することによって、エラー発生時に入力された
データの伝送経路を示すマイクロ命令が残るようにした
ものである。
従来、この種の情報処理装置の診断回路では、レジスタ
またはメモリに含まれるデータが不正であったときに、
これらレジスタまたはメモリに対応したフリップフロッ
プ回路をセットしておき、その情報をもとにマイクロプ
ログラムや人手を含む診断ツールにより故障箇所を解析
し修復を行っていた。
またはメモリに含まれるデータが不正であったときに、
これらレジスタまたはメモリに対応したフリップフロッ
プ回路をセットしておき、その情報をもとにマイクロプ
ログラムや人手を含む診断ツールにより故障箇所を解析
し修復を行っていた。
しかし上述した従来の診断回路は、データに不正があっ
たレジスタまたはメモリの情報を保持することのみであ
り、このレジスタまたはメモリにどの様な経路（回路）
を通ってセットされたデータが不正であったのかを判断
できないので、故障箇所の解析が難しく、また故障箇所
の指摘を誤ることが多い欠点がある。
たレジスタまたはメモリの情報を保持することのみであ
り、このレジスタまたはメモリにどの様な経路（回路）
を通ってセットされたデータが不正であったのかを判断
できないので、故障箇所の解析が難しく、また故障箇所
の指摘を誤ることが多い欠点がある。
本発明は、このような欠点を解決して、故障箇所の指摘
精度が高いので復旧が早く、システムの使用効率がよい
情報処理装置の診断回路を捉供することを目的とする。
精度が高いので復旧が早く、システムの使用効率がよい
情報処理装置の診断回路を捉供することを目的とする。
本発明の情報処理装置の診断回路は、現在実行中のマイ
クロ命令コードが格納されているマイクロ命令レジスタ
の出力信号を入力するマイクロ命令保持レジスタと、処
理装置のエラーチェック回路で検出されるエラー信号で
セットされ、処理装置のイニシャライズ時およびマイク
ロ命令によってリセットされるエラーフリップフロップ
と、このエラーフリップフロップがセットされていると
きにマイクロ命令保持レジスタの値を保持する制御回路
とを含むことを特徴とする。
クロ命令コードが格納されているマイクロ命令レジスタ
の出力信号を入力するマイクロ命令保持レジスタと、処
理装置のエラーチェック回路で検出されるエラー信号で
セットされ、処理装置のイニシャライズ時およびマイク
ロ命令によってリセットされるエラーフリップフロップ
と、このエラーフリップフロップがセットされていると
きにマイクロ命令保持レジスタの値を保持する制御回路
とを含むことを特徴とする。
マイクロ命令保持レジスタを設け、一つのマイクロ命令
が実行されているとき、その一つ前のマイクロ命令の値
をこのマイクロ命令保持レジスタに保持しておき、エラ
ー信号が情報処理装置より送出されたときに、マイクロ
命令保持レジスタの内容を保持して、エラーがどのマイ
クロ命令実行下で発生したかを知ることができる。
が実行されているとき、その一つ前のマイクロ命令の値
をこのマイクロ命令保持レジスタに保持しておき、エラ
ー信号が情報処理装置より送出されたときに、マイクロ
命令保持レジスタの内容を保持して、エラーがどのマイ
クロ命令実行下で発生したかを知ることができる。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は上記実施例のブロック構成図であり、第２図は
エラーが発生した場合の第１図の回路の動作シーケンス
図である。
エラーが発生した場合の第１図の回路の動作シーケンス
図である。
ここに本発明の特徴とするところは情報処理装置１０に
含まれているマイクロ命令レジスタ４の出力を入力とす
るマイクロ命令保持レジスタ１と、フリップフロップ回
路２と、これらを制御する制御回路３とを含むことにあ
る。
含まれているマイクロ命令レジスタ４の出力を入力とす
るマイクロ命令保持レジスタ１と、フリップフロップ回
路２と、これらを制御する制御回路３とを含むことにあ
る。
すなわち第１図において、マイクロ命令保持レジスタ１
の入力には情報処理装置１０に含まれているマイクロ命
令レジスタ４の出力信号が接続されている。エラーフリ
ップフロップ回路２のセ・７ト入力には、処理装置１０
から出力されるエラー信号１０１が接続され、リセット
入力には、イニシャライズ時またはフリップフロップ回
路２をリセットするむねのマイクロ命令実行時に処理装
置１ｏがら出力されるリセット信号１０２が接続される
。さらに制御回路３は、エラーフリップフロップ回路２
がセットされていないときは処理装置１ｏから出力され
るクロック信号１０３をマイクロ命令保持レジスタ１の
クロック入力に伝搬させ、エラーフリップフロップ回路
２がセントされているときはクロック信号１０３がマイ
クロ命令保持レジスタ１のクロック入力に伝搬すること
を抑止するものである。
の入力には情報処理装置１０に含まれているマイクロ命
令レジスタ４の出力信号が接続されている。エラーフリ
ップフロップ回路２のセ・７ト入力には、処理装置１０
から出力されるエラー信号１０１が接続され、リセット
入力には、イニシャライズ時またはフリップフロップ回
路２をリセットするむねのマイクロ命令実行時に処理装
置１ｏがら出力されるリセット信号１０２が接続される
。さらに制御回路３は、エラーフリップフロップ回路２
がセットされていないときは処理装置１ｏから出力され
るクロック信号１０３をマイクロ命令保持レジスタ１の
クロック入力に伝搬させ、エラーフリップフロップ回路
２がセントされているときはクロック信号１０３がマイ
クロ命令保持レジスタ１のクロック入力に伝搬すること
を抑止するものである。
次に第２図を参照して第１図の回路のつぎのような動作
を説明する。
を説明する。
まずフェーズ・イではマイクロ命令Ａが実行されるつぎ
にフェーズ・口ではマイクロ命令Ｂが実行されるが、こ
の時点ではエラーが発生していないのでマイクロ命令保
持レジスタｌには前に実行されたマイクロ命令Ａが格納
されている。さらにフェーズ・ハではマイクロ命令Ｃが
実行され、マイクロ命令保持レジスタ１にはマイクロ命
令Ｂが格納されるが、ここでマイクロ命令Ｂの実行によ
って処理装置１０内のレジスタが更新されるものとし、
たまたま更新されたとき情報装置内の他のレジスタに起
因する結果αによってエラーが検知されたとする。
にフェーズ・口ではマイクロ命令Ｂが実行されるが、こ
の時点ではエラーが発生していないのでマイクロ命令保
持レジスタｌには前に実行されたマイクロ命令Ａが格納
されている。さらにフェーズ・ハではマイクロ命令Ｃが
実行され、マイクロ命令保持レジスタ１にはマイクロ命
令Ｂが格納されるが、ここでマイクロ命令Ｂの実行によ
って処理装置１０内のレジスタが更新されるものとし、
たまたま更新されたとき情報装置内の他のレジスタに起
因する結果αによってエラーが検知されたとする。
この場合、処理装置１０からエラー信号１０１が出力さ
れ、これによってエラーフリップフロップ回路２がセッ
トされる。そのためフェーズ・二以降ではエラーフリッ
プフロップ回路２がセントされているので、制御回路３
の出力にはクロック信号が伝搬せずマイクロ命令保持レ
ジスタ１は更新されずエラー発生時に実行されていたマ
イクロ命令Ｂがそのまま保持される。
れ、これによってエラーフリップフロップ回路２がセッ
トされる。そのためフェーズ・二以降ではエラーフリッ
プフロップ回路２がセントされているので、制御回路３
の出力にはクロック信号が伝搬せずマイクロ命令保持レ
ジスタ１は更新されずエラー発生時に実行されていたマ
イクロ命令Ｂがそのまま保持される。
したがって、不正のあったデータはマイクロ命令Ｂによ
って起こったことを知ることができる。
って起こったことを知ることができる。
すなわち不正のあったデータはＢという条件下に不正が
生じたことになるので、単にデータネ正という結果のみ
のときより、不正原因の追求が容易に行われる。
生じたことになるので、単にデータネ正という結果のみ
のときより、不正原因の追求が容易に行われる。
以上説明したように本発明によれば、エラー発生時に実
行していたマイクロ命令コードを保持するので、そのマ
イクロ命令コードを参照することによりエラーの検出さ
れたレジスタやメモリにどの回路を通過してデータがセ
ットされたかを知ることができるので、故障箇所指摘の
精度が大幅に高まる。これにより情報処理装置の復旧が
迅速に行われる効果がある。
行していたマイクロ命令コードを保持するので、そのマ
イクロ命令コードを参照することによりエラーの検出さ
れたレジスタやメモリにどの回路を通過してデータがセ
ットされたかを知ることができるので、故障箇所指摘の
精度が大幅に高まる。これにより情報処理装置の復旧が
迅速に行われる効果がある。
第１図は本発明一実施例のブロック構成図。
第２図は回路の動作シーケンス図。
Claims (1)
- （１）現在実行中のマイクロ命令コードが格納されてい
るマイクロ命令レジスタの出力信号を入力するマイクロ
命令保持レジスタと、 処理装置のエラーチェック回路で検出されるエラー信号
でセットされ、処理装置のイニシャライズ時およびマイ
クロ命令でリセットされるエラーフリップフロップと、 このエラーフリップフロップがセットされているときに
上記マイクロ命令保持レジスタの値を保持する制御回路
と を含むことを特徴とする情報処理装置の診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141277A JPS621041A (ja) | 1985-06-26 | 1985-06-26 | 情報処理装置の診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141277A JPS621041A (ja) | 1985-06-26 | 1985-06-26 | 情報処理装置の診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621041A true JPS621041A (ja) | 1987-01-07 |
Family
ID=15288148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141277A Pending JPS621041A (ja) | 1985-06-26 | 1985-06-26 | 情報処理装置の診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498329A (ja) * | 1990-08-10 | 1992-03-31 | Nec Corp | 障害処理方式 |
| JP2006162149A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | ファンフィルタユニットの取付装置 |
-
1985
- 1985-06-26 JP JP60141277A patent/JPS621041A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498329A (ja) * | 1990-08-10 | 1992-03-31 | Nec Corp | 障害処理方式 |
| JP2006162149A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | ファンフィルタユニットの取付装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341482A (en) | Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions | |
| KR950006619B1 (ko) | 번역 코드 실행용의 개선된 에러 기록 방법 및 시스템 | |
| US5636366A (en) | System and method for preserving instruction state-atomicity for translated program | |
| US4742466A (en) | System for measuring path coverage represented by the degree of passage of execution paths in a program | |
| EP0141744B1 (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| US4318172A (en) | Store data buffer control system | |
| US4677549A (en) | Pipelined data processor system having increased processing speed | |
| US3707703A (en) | Microprogram-controlled data processing system capable of checking internal condition thereof | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| US5388253A (en) | Processing system having device for testing the correct execution of instructions | |
| US20010025237A1 (en) | Computer system with debug facility | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP2616542B2 (ja) | 疑似障害発生システム | |
| EP0297890A2 (en) | Apparatus and method for data induced condition signaling | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH01226031A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPS6161430B2 (ja) | ||
| GB1264066A (ja) | ||
| JP2782471B2 (ja) | データ転送のリトライ制御方式 | |
| SU470806A1 (ru) | Микропрограммный процессор с восстановлением при сбо х | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS62241034A (ja) | マイクロプログラム制御装置 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPH0194447A (ja) | 診断回路 | |
| JPH01125634A (ja) | モジュール連携テスト方法 |