JPS62241034A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS62241034A JPS62241034A JP61083436A JP8343686A JPS62241034A JP S62241034 A JPS62241034 A JP S62241034A JP 61083436 A JP61083436 A JP 61083436A JP 8343686 A JP8343686 A JP 8343686A JP S62241034 A JPS62241034 A JP S62241034A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- register
- microinstruction
- accumulator
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000006870 function Effects 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 abstract description 13
- 238000009825 accumulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子計算機等の制御方法の一つであるマイ
クロプログラム制御方法により制御を行うマイクロプロ
グラム制御装置、％にその自己点検に関するものである
。
クロプログラム制御方法により制御を行うマイクロプロ
グラム制御装置、％にその自己点検に関するものである
。
第２図は、従来のマイクロプログラム制御装置について
説明するための図である。図において。
説明するための図である。図において。
（１１は実行すべき命令の格納される命令レジスタ。
＋２１は命令レジスタ（１）Ｋ保持された命令を処理す
るマイクロプログラムの先頭アドレスが記録されたマツ
プメモリ、（３）はマイクロプログラムの分岐条件を保
持する条件レジスタ、（４：はマイクロプログラムの実
行順序を制御するマイクロプログラムシーケンサ、（５
１はマイクロプログラム！格納したマイクロプログラム
メモリ、（６）はマイクロプログラムメモ！Ｊ １５１
から読み出されたマイクロ命令を検査するパリティチェ
ッカー、（７）はマイクロ命令を保持するマイクロ命令
レジスタである。
るマイクロプログラムの先頭アドレスが記録されたマツ
プメモリ、（３）はマイクロプログラムの分岐条件を保
持する条件レジスタ、（４：はマイクロプログラムの実
行順序を制御するマイクロプログラムシーケンサ、（５
１はマイクロプログラム！格納したマイクロプログラム
メモリ、（６）はマイクロプログラムメモ！Ｊ １５１
から読み出されたマイクロ命令を検査するパリティチェ
ッカー、（７）はマイクロ命令を保持するマイクロ命令
レジスタである。
次に動作について説明する。メモリから読み出された次
に実行すべき命令ａは命令レジスタ（１）に保持され、
マツプメモリ（ツにより上記命令を処理するマイクロプ
ログラムの先頭アドレスが読み出され、マイクロプログ
ラムシーケンサ（４１を経由してマイクロプログラムメ
モリ（５＋へ出力され、読み出されたマイクロ命令がマ
イクロ命令レジスタ（７）にセットされ、このマイクロ
命令によりマイクロプログラムシーケンサ（４：が制御
され９次に実行すべきマイクロプログラムのアドレスが
マイクロプログラムメモ１月５１へ出力され１次に実行
すべきマイクロ命令がマイクロ命令レジスタ（７）Ｋセ
ットされる。途中、マイクロプログラムの分岐がある場
合１条件レジスタ（３）にセットされた電子計算機の状
態すがマイクロプログラムシーケンサ（４１によりテス
トされ９分岐が実行される。以上の様にして。
に実行すべき命令ａは命令レジスタ（１）に保持され、
マツプメモリ（ツにより上記命令を処理するマイクロプ
ログラムの先頭アドレスが読み出され、マイクロプログ
ラムシーケンサ（４１を経由してマイクロプログラムメ
モリ（５＋へ出力され、読み出されたマイクロ命令がマ
イクロ命令レジスタ（７）にセットされ、このマイクロ
命令によりマイクロプログラムシーケンサ（４：が制御
され９次に実行すべきマイクロプログラムのアドレスが
マイクロプログラムメモ１月５１へ出力され１次に実行
すべきマイクロ命令がマイクロ命令レジスタ（７）Ｋセ
ットされる。途中、マイクロプログラムの分岐がある場
合１条件レジスタ（３）にセットされた電子計算機の状
態すがマイクロプログラムシーケンサ（４１によりテス
トされ９分岐が実行される。以上の様にして。
次々にマイクロ命令が読み出され、信号ｄＫより電子計
算機内各部が制御される。この時、マイクロプログラム
メモリ（５２から読み出されたマイクロ命令についてパ
リティチェックが行なわれ、異常の時、異常フラグＣに
より外部に通知される。
算機内各部が制御される。この時、マイクロプログラム
メモリ（５２から読み出されたマイクロ命令についてパ
リティチェックが行なわれ、異常の時、異常フラグＣに
より外部に通知される。
従来のマイクロプログラム制御装置は以上のように構成
されているので、異常が検出されるのは異常のマイクロ
命令が読み出された時のみで、、ｌｌ前に異常を検出で
きず、またマイクロプログラムのシーケンスの異常は検
出できないなどの問題点があった。
されているので、異常が検出されるのは異常のマイクロ
命令が読み出された時のみで、、ｌｌ前に異常を検出で
きず、またマイクロプログラムのシーケンスの異常は検
出できないなどの問題点があった。
この発明は上記のような問題点を解消するため罠なされ
たもので、事前にマイクロプログラムのマイクロ命令毎
の異常を検出できるとともに、マイクロプログラムのシ
ーケンスの異常も検出できるマイクロプログラム制御装
置を得ることを目的とする。
たもので、事前にマイクロプログラムのマイクロ命令毎
の異常を検出できるとともに、マイクロプログラムのシ
ーケンスの異常も検出できるマイクロプログラム制御装
置を得ることを目的とする。
この発明に係るマイクロプログラム制御装置は。
命令レジスタにカウンタ機能を持たせ、順次全ての命令
コードを発生させ、各命令コードを処理するマイクロ命
令を読み出し、１命令毎検査するとともに、全ての読み
出されたマイクロ命令を累算するようにしたものである
。またマイクロ命令の分岐を検査するため９条件レジス
タを任意に設定できるようにしたものである。
コードを発生させ、各命令コードを処理するマイクロ命
令を読み出し、１命令毎検査するとともに、全ての読み
出されたマイクロ命令を累算するようにしたものである
。またマイクロ命令の分岐を検査するため９条件レジス
タを任意に設定できるようにしたものである。
この発明によるマイクロプログラム制御装置は。
バリディのチェック等により読み出されたマイクロ命令
をチェックすると共に、全ての命令コードを処理するマ
イクロプログラムをシーケンスに従って読み出されたマ
イクロ命令の累算結果を検査することによりマイクロプ
ログラムのシーケンスの異常も検出する。
をチェックすると共に、全ての命令コードを処理するマ
イクロプログラムをシーケンスに従って読み出されたマ
イクロ命令の累算結果を検査することによりマイクロプ
ログラムのシーケンスの異常も検出する。
以下、この発明の一実施例を図により説明する。
第１図において、（１）はカウンタで構成され、実行す
べき命令の格納される命令レジスタ、（２）は命令レジ
スタ＋ＩＩＫ保持された命令を処理するマイクロプログ
ラムの先頭アドレスが記録されたマツプメモ’）、Ｉ３
＋はシリアル入力により任意の甑に設定可能なシフトレ
ジスタで構成され、マイクロプログラムの分岐条件を保
持する条件レジスタ、（４）はマイクロプログラムの実
行順序を制御するマイクロプログラムメモリ／す、（５
）はマイクロプログラムを格納したマイクロプログラム
メモリ、（６）はマイクロプログラムメモリ（５１から
読み出されたマイクロ命令を検査するパリティ・チェッ
カー、（７）はマイクロ命令を保持するマイクロ命令レ
ジスタ、（８）はマイクロ命令を順次加算する加算器、
（９）は加算器（８）の出力を保持するアキュムレータ
である。
べき命令の格納される命令レジスタ、（２）は命令レジ
スタ＋ＩＩＫ保持された命令を処理するマイクロプログ
ラムの先頭アドレスが記録されたマツプメモ’）、Ｉ３
＋はシリアル入力により任意の甑に設定可能なシフトレ
ジスタで構成され、マイクロプログラムの分岐条件を保
持する条件レジスタ、（４）はマイクロプログラムの実
行順序を制御するマイクロプログラムメモリ／す、（５
）はマイクロプログラムを格納したマイクロプログラム
メモリ、（６）はマイクロプログラムメモリ（５１から
読み出されたマイクロ命令を検査するパリティ・チェッ
カー、（７）はマイクロ命令を保持するマイクロ命令レ
ジスタ、（８）はマイクロ命令を順次加算する加算器、
（９）は加算器（８）の出力を保持するアキュムレータ
である。
次に妙作について説明する。電子計算機内各部の制御に
関しては従来のマイクロプログラム制御装置と同一であ
り、自己膚検時以下の通り動作する。
関しては従来のマイクロプログラム制御装置と同一であ
り、自己膚検時以下の通り動作する。
命令レジスタ（１）は初期設定され、その命令コードを
処理するマイクロ命令が、マイクロプログラムシーケン
サ（４１により、そのシーケンス通りにマイクロプログ
ラムメモリ（＋５１から読み出され、各マイクロ命令毎
にパリティチェッカー＋６１ Ｋより検査され、 ｆ５
Ｊ時に加算器（８＋及びアキュムレータ（９）により読
み出されたマイクロ命令が累算されてい（。
処理するマイクロ命令が、マイクロプログラムシーケン
サ（４１により、そのシーケンス通りにマイクロプログ
ラムメモリ（＋５１から読み出され、各マイクロ命令毎
にパリティチェッカー＋６１ Ｋより検査され、 ｆ５
Ｊ時に加算器（８＋及びアキュムレータ（９）により読
み出されたマイクロ命令が累算されてい（。
命令レジスタ＋１１にセットされた命令コードを処理す
るマイクロプログラムが全て読み出された後。
るマイクロプログラムが全て読み出された後。
命令レジスタ（１）をカウントアツプし、その命令コー
ドを処理するマイクロプログラムのパリティをチェック
し、累算ｔとる。途中、マイクロプログラムの分岐があ
る場合９条件レジスタ（３１にシリアル人力ｅによりす
べての分岐条件を設定する事により全てのマイクロプロ
グラムを読み出す。この様にして、全マイクロ命令を読
み出し、パリティチェックをすると共に、全ての命令コ
ードについて上記動作を実施したのち、アキュムレータ
（９）の内容を期待値と比較し異なる場合、マイクロプ
ログラムシーケンス異常信号ｆとして外部に通知する。
ドを処理するマイクロプログラムのパリティをチェック
し、累算ｔとる。途中、マイクロプログラムの分岐があ
る場合９条件レジスタ（３１にシリアル人力ｅによりす
べての分岐条件を設定する事により全てのマイクロプロ
グラムを読み出す。この様にして、全マイクロ命令を読
み出し、パリティチェックをすると共に、全ての命令コ
ードについて上記動作を実施したのち、アキュムレータ
（９）の内容を期待値と比較し異なる場合、マイクロプ
ログラムシーケンス異常信号ｆとして外部に通知する。
なお、上記実施例では全読み出し命令のチェックサムを
検査したが、各命令コード毎にチェックサムを検査する
ことにより、更に詳しく異常個所を検出することができ
る。
検査したが、各命令コード毎にチェックサムを検査する
ことにより、更に詳しく異常個所を検出することができ
る。
以上のように、この発明によるマイクロプログラム制御
装置は、各命令毎にマイクロ命令をそのシーケンスに従
って読み出し、各命令をチェックすると共に、全読み出
し命令のチェックサムを検査するので、各マイクロ命令
の異常と共にシーケンスの異常をも検出できる効果があ
る。
装置は、各命令毎にマイクロ命令をそのシーケンスに従
って読み出し、各命令をチェックすると共に、全読み出
し命令のチェックサムを検査するので、各マイクロ命令
の異常と共にシーケンスの異常をも検出できる効果があ
る。
ａｔ図はこの発明によるマイクロプログラム制御装置を
説明するための図、第２図は従来のマイクロプログラム
制御装置を説明するための図である。■中、（１）は命
令レジスタ、（２：はマツプメモリ。 （３）は条件レジスタ、（４１はマイクロプログラムシ
ーケンサ、（５）はマイクロプログラムメモリ、（６）
はパリティチェッカー、（７）はマイクロ命令レジスタ
。 （８１は加算機、（９）はアキュムレータである。 なお９図中、同−又は相当部分は同一符号を付している
。
説明するための図、第２図は従来のマイクロプログラム
制御装置を説明するための図である。■中、（１）は命
令レジスタ、（２：はマツプメモリ。 （３）は条件レジスタ、（４１はマイクロプログラムシ
ーケンサ、（５）はマイクロプログラムメモリ、（６）
はパリティチェッカー、（７）はマイクロ命令レジスタ
。 （８１は加算機、（９）はアキュムレータである。 なお９図中、同−又は相当部分は同一符号を付している
。
Claims (1)
- 電子計算機等の制御方法であるマイクロプログラム制御
方法により制御を行うマイクロプログラム制御装置にお
いて、カウンタ機能を持つ命令レジスタおよび試験時に
任意に設定する機能を持つ条件レジスタとを有するマイ
クロプログラムシーケンス制御回路と、マイクロプログ
ラムメモリから読み出されたマイクロ命令を検査する検
査回路と、マイクロプログラムメモリから読み出された
マイクロ命令を順次累算する累算器とを有することを特
徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083436A JPS62241034A (ja) | 1986-04-11 | 1986-04-11 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083436A JPS62241034A (ja) | 1986-04-11 | 1986-04-11 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62241034A true JPS62241034A (ja) | 1987-10-21 |
Family
ID=13802377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083436A Pending JPS62241034A (ja) | 1986-04-11 | 1986-04-11 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241034A (ja) |
-
1986
- 1986-04-11 JP JP61083436A patent/JPS62241034A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE113399T1 (de) | Verfahren und gerät zur fehlererkennung und - korrektur in einem nach dem überlappten steuerungsverfahren arbeitenden rechnersystem. | |
| CA1218748A (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| CN109902001B (zh) | 对未初始化变量的检测方法及终端设备 | |
| JPS62241034A (ja) | マイクロプログラム制御装置 | |
| JPS61221837A (ja) | コンピユ−タの検査方法 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPH0214734B2 (ja) | ||
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPS62210551A (ja) | マイクロプログラム追跡装置 | |
| JPS63170739A (ja) | 分岐予測試験方式 | |
| JPS62208136A (ja) | シ−ケンシヤル・コントロ−ル回路試験方式 | |
| JPS63226745A (ja) | プロセツサシステム | |
| JPS6160146A (ja) | マイクロプログラムチエツク方式 | |
| JPH0361211B2 (ja) | ||
| JPS61165171A (ja) | マイクロコンピユ−タ | |
| JPS6326416B2 (ja) | ||
| JPS6055445A (ja) | リトライ方式 | |
| JPH038028A (ja) | Ｒａｓチェック機能検査方式 | |
| JPS63300330A (ja) | ファ−ムウェアのデバッグ方法 | |
| JPH011041A (ja) | 障害早期検出方式 |