JPS6160146A - マイクロプログラムチエツク方式 - Google Patents
マイクロプログラムチエツク方式Info
- Publication number
- JPS6160146A JPS6160146A JP59182981A JP18298184A JPS6160146A JP S6160146 A JPS6160146 A JP S6160146A JP 59182981 A JP59182981 A JP 59182981A JP 18298184 A JP18298184 A JP 18298184A JP S6160146 A JPS6160146 A JP S6160146A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- register
- check
- microprogram
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ処理装置において使用されるマイクロプ
ログラム制御装置に関し、特にマイクロプログラムの不
正な実行状態を検出するためのチェック方式に関する。
ログラム制御装置に関し、特にマイクロプログラムの不
正な実行状態を検出するためのチェック方式に関する。
（従来の技術）
従来、この種のマイクロプログラム制御装置でマイクロ
命令によっである操作を行うためには、それ以前に特定
のマイクロ命令の操作が指示されていてはならない占い
った禁止条件や、マイクロ命令によシある操作を行うた
めに、それ以前に特定のマイクロ命令の操作が指示され
ていなければならないといった必要榮件が数多く存在す
るものであった。
命令によっである操作を行うためには、それ以前に特定
のマイクロ命令の操作が指示されていてはならない占い
った禁止条件や、マイクロ命令によシある操作を行うた
めに、それ以前に特定のマイクロ命令の操作が指示され
ていなければならないといった必要榮件が数多く存在す
るものであった。
仮に、これらの禁止条件や必要条件が守られていなくて
も、マイクロ命令はかまわず実行され、不正な５結果を
招いていた。
も、マイクロ命令はかまわず実行され、不正な５結果を
招いていた。
（発明が解決しようとする問題点）
したがって、マイクロプログラムの検査時に不正な実行
結果が生じた時に論理的なミスが原因で生じたものであ
るか、あるいは禁止条件や必要条件の違反が原因で生じ
たものでおるかを実行結果や中間レジスタのダンプ内容
で調べる必要があり、真の原因を見つけるまでに多くの
時間を必要とするという欠点があった。また、禁止条件
や必要条件に違反しているにもかかわらず検査時のテス
トケースでは偶然、正常に動作し、後々までもバグを持
ち込んでしまうという欠点もあった。
結果が生じた時に論理的なミスが原因で生じたものであ
るか、あるいは禁止条件や必要条件の違反が原因で生じ
たものでおるかを実行結果や中間レジスタのダンプ内容
で調べる必要があり、真の原因を見つけるまでに多くの
時間を必要とするという欠点があった。また、禁止条件
や必要条件に違反しているにもかかわらず検査時のテス
トケースでは偶然、正常に動作し、後々までもバグを持
ち込んでしまうという欠点もあった。
本発明の目的は、マイクロ命令間の禁止条件や必要条件
をマイクロ命令の実行中に同時にチェックし、違反箇所
ならびに違反的内容を示すことによって上記欠点を除去
し、マイクロプログラムの検査時間の短縮が可能なよう
に構成したマイクロプログラムチェック方式を提供する
ことにある。
をマイクロ命令の実行中に同時にチェックし、違反箇所
ならびに違反的内容を示すことによって上記欠点を除去
し、マイクロプログラムの検査時間の短縮が可能なよう
に構成したマイクロプログラムチェック方式を提供する
ことにある。
（問題点を解決するための手段）
本発明によるマイクロプログラムチェック方式は状態レ
ジスタと、規則記憶回路と、エラー状態検出回路と、更
新回路とを具備して構成したものである。
ジスタと、規則記憶回路と、エラー状態検出回路と、更
新回路とを具備して構成したものである。
状態レジスタは、マイクロプログラムの実行状態を示す
ためのものである・ 規則記憶回路は、状態レジスタに対するチェック指示、
セット指示、ならびにリセット指示より成る制御情報を
マイクロ命令ごとに保有するためのものである。
ためのものである・ 規則記憶回路は、状態レジスタに対するチェック指示、
セット指示、ならびにリセット指示より成る制御情報を
マイクロ命令ごとに保有するためのものである。
エラー状態検出巨１路は、規則記憶回路からマイクロ命
令の実行どきに読出されるチェック指示に従って状態レ
ジスタの内容をチェックして不正状態を検出するための
ものである。
令の実行どきに読出されるチェック指示に従って状態レ
ジスタの内容をチェックして不正状態を検出するための
ものである。
更新回路は、チェック指示と同時に読出されるセット指
示およびリセット指示にもとづいて、状態レジスタの内
容を更新するだめのものである。
示およびリセット指示にもとづいて、状態レジスタの内
容を更新するだめのものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
本発明の一実施例を示す第１図において、本発明による
マイクロプログラムチェック方式は、マイクロプログラ
ムを格納するための制御記憶１と制御記憶１からデータ
を読出すための第１の読出しレジスタ２と、チェック指
示、セット指示、ならびにリセット指示を制御記憶１の
内部のマイクロ命令に対応して格納するための規則記憶
回路４と、制御記憶１を規則記憶回路４との読出しアド
レスを与えるだめのアドレスレジスタ３と、規則記憶回
路４からデータを読出すための第２の読出しレジスタ５
と、マイクロプログラムの実行過程で発生する禁止条件
や、成立する必要条件を格納するため状態レジスタ８と
、第２の読出しレジスタ５のチェック指示フィールドの
内容に従って状態レジスタ８の内容をチェックして現在
のマイクロ命令を正常に実行させるために発生していて
はならない禁止条件が発生している状態や、成立してい
なければならない必要条件が成立していない状態を検出
するためのエラー状態検出回路６と。
マイクロプログラムチェック方式は、マイクロプログラ
ムを格納するための制御記憶１と制御記憶１からデータ
を読出すための第１の読出しレジスタ２と、チェック指
示、セット指示、ならびにリセット指示を制御記憶１の
内部のマイクロ命令に対応して格納するための規則記憶
回路４と、制御記憶１を規則記憶回路４との読出しアド
レスを与えるだめのアドレスレジスタ３と、規則記憶回
路４からデータを読出すための第２の読出しレジスタ５
と、マイクロプログラムの実行過程で発生する禁止条件
や、成立する必要条件を格納するため状態レジスタ８と
、第２の読出しレジスタ５のチェック指示フィールドの
内容に従って状態レジスタ８の内容をチェックして現在
のマイクロ命令を正常に実行させるために発生していて
はならない禁止条件が発生している状態や、成立してい
なければならない必要条件が成立していない状態を検出
するためのエラー状態検出回路６と。
エラー状態検出回路６によって検出されたエラーを表示
するための表示装置９と、第２の読出しレジスタ５０セ
ツト指示フイールドおよびリセット指示フィールドの内
容に従って状態レジスタ８の内容を更新し、現在のブイ
クロ命令実行後に発生する禁止条件や成立する必要条件
をセットするため更新回路７とから構成しである。
“アドレスレジスタ６により指示されたマイク１命令
が制御記憶１から読出され、第１の読出しレジスタ２ヘ
セツトされると同時に、このマイクロ命令と同じアドレ
スを有する規則記憶回路４の内部の要素が第２の読出し
レジスタ５へ読出される。
するための表示装置９と、第２の読出しレジスタ５０セ
ツト指示フイールドおよびリセット指示フィールドの内
容に従って状態レジスタ８の内容を更新し、現在のブイ
クロ命令実行後に発生する禁止条件や成立する必要条件
をセットするため更新回路７とから構成しである。
“アドレスレジスタ６により指示されたマイク１命令
が制御記憶１から読出され、第１の読出しレジスタ２ヘ
セツトされると同時に、このマイクロ命令と同じアドレ
スを有する規則記憶回路４の内部の要素が第２の読出し
レジスタ５へ読出される。
第１の読出しレジスタ２のマイクロ命令が実行回路（図
示していない）へ供給されると同時に、第２の読出しレ
ジスタ５のチェック指示フィールドの内容と状態レジス
タ８の内容とがエラー状態検出回路６へ供給される。そ
こで現在実行中のマイクロ命令の禁止条件が発生してい
る状態や必要条件の不成立の状態が検出され、表示装置
９へ検出された状態が表示される。同時に、第２の読出
しレジスタ５０セツト指示フイールドおよびリセット指
示ファイルドが更新回路７へ供給され、現在実行中のマ
イクロ命令の実行終了後に発生する禁止条件や成立する
必要条件が状態レジスタ８ヘセツトされる。このとき、
同時に解消されるべき禁止条件および必要条件がリセッ
トされる。
示していない）へ供給されると同時に、第２の読出しレ
ジスタ５のチェック指示フィールドの内容と状態レジス
タ８の内容とがエラー状態検出回路６へ供給される。そ
こで現在実行中のマイクロ命令の禁止条件が発生してい
る状態や必要条件の不成立の状態が検出され、表示装置
９へ検出された状態が表示される。同時に、第２の読出
しレジスタ５０セツト指示フイールドおよびリセット指
示ファイルドが更新回路７へ供給され、現在実行中のマ
イクロ命令の実行終了後に発生する禁止条件や成立する
必要条件が状態レジスタ８ヘセツトされる。このとき、
同時に解消されるべき禁止条件および必要条件がリセッ
トされる。
上記のような動作をマイクロ命令ごとに繰り返すことに
より、規則記憶回路４の内部のチェック規則に従ってマ
イクロ命令の禁止条件や必要条件に対する違反を容易に
検出することができる。
より、規則記憶回路４の内部のチェック規則に従ってマ
イクロ命令の禁止条件や必要条件に対する違反を容易に
検出することができる。
（発明の効果）
本発明には以上説明したように、マイクロ命令間のチェ
ック規則を規則記憶回路に格納しておき、マイクロ命令
の実行と同時にチェック規則を読出して実行することに
よシ、マイクロプログラムの検査を容易に実施すること
ができるという効果がある。
ック規則を規則記憶回路に格納しておき、マイクロ命令
の実行と同時にチェック規則を読出して実行することに
よシ、マイクロプログラムの検査を容易に実施すること
ができるという効果がある。
第１図は、本発明によるマイクロプログラムチェック方
式を実現するための一実施例を示すブロック図である。 １・・・制御配憶 ２．５・・・読出しレジスタ ３・・・アドレスレジスタ ４す・・規則配憶回路 ６争・・エラー状態検出回路 ７・・・更新回路 ８＠−・状態レジスタ ９・・・表示装置
式を実現するための一実施例を示すブロック図である。 １・・・制御配憶 ２．５・・・読出しレジスタ ３・・・アドレスレジスタ ４す・・規則配憶回路 ６争・・エラー状態検出回路 ７・・・更新回路 ８＠−・状態レジスタ ９・・・表示装置
Claims (1)
- マイクロプログラムの実行状態を示すための状態レジス
タと、前記状態レジスタに対するチェック指示、セット
指示、ならびにリセット指示より成る制御情報をマイク
ロ命令ごとに保有するための規則記憶回路と、前記規則
記憶回路から前記マイクロ命令の実行ごとに読出される
前記チェック指示に従つて前記状態レジスタの内容をチ
ェックして不正状態を検出するためのエラー状態検出回
路と、前記チェック指示と同時に読出される前記セット
指示および前記リセット指示にもとづいて前記状態レジ
スタの内容を更新するための更新回路とを具備して構成
したことを特徴とするマイクロプログラムチェック方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182981A JPS6160146A (ja) | 1984-08-31 | 1984-08-31 | マイクロプログラムチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182981A JPS6160146A (ja) | 1984-08-31 | 1984-08-31 | マイクロプログラムチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160146A true JPS6160146A (ja) | 1986-03-27 |
Family
ID=16127676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182981A Pending JPS6160146A (ja) | 1984-08-31 | 1984-08-31 | マイクロプログラムチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160146A (ja) |
-
1984
- 1984-08-31 JP JP59182981A patent/JPS6160146A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPS6160146A (ja) | マイクロプログラムチエツク方式 | |
| US5816922A (en) | Game apparatus and method for debugging game program | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPS59183443A (ja) | デバツグ装置 | |
| CN117389863A (zh) | Ecc故障策略的自检方法、系统、介质及电子设备 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPS607552A (ja) | プログラムテスト装置 | |
| JPS61177548A (ja) | 再試行制御方式 | |
| JPS6231434A (ja) | 命令アドレス制御方式 | |
| JPH01306930A (ja) | マイクロプロセッサ | |
| JPH01214942A (ja) | インサーキット・エミュレータ | |
| JPH01129332A (ja) | プログラム走行状態検出方式 | |
| JPS6236578B2 (ja) | ||
| JPS62241034A (ja) | マイクロプログラム制御装置 | |
| JPH05241903A (ja) | プログラム障害の検出方式 | |
| JPS6269329A (ja) | メモリ破壊位置検出方式 | |
| JPS62103701A (ja) | シ−ケンス制御装置の再起動制御方法 | |
| JPH0454648A (ja) | ソフトウエア開発装置 | |
| JPH11242613A (ja) | マイクロプロセッサ | |
| JPS629937B2 (ja) | ||
| JPS6320635A (ja) | 障害信号発生方式 | |
| JPS6170644A (ja) | プログラムデバク方式 |