JPS6170644A - プログラムデバク方式 - Google Patents
プログラムデバク方式Info
- Publication number
- JPS6170644A JPS6170644A JP59191320A JP19132084A JPS6170644A JP S6170644 A JPS6170644 A JP S6170644A JP 59191320 A JP59191320 A JP 59191320A JP 19132084 A JP19132084 A JP 19132084A JP S6170644 A JPS6170644 A JP S6170644A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- storage device
- executed
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はプログラムデバグ方式に関し、特に情報処理装
置におけるプログラム内の命令実行確認をなす方式に関
する。
置におけるプログラム内の命令実行確認をなす方式に関
する。
近年、プログラムの完全性を確認することの重要性が益
々大きくなっている。プログラムの完全性を確認する必
要条件の１つとして、プログラムの全命令の実行確認が
プログラムリスト時に行なわれていることが必要となる
。しかし、一般にプログラムの全命令の実行を確認でき
るデバグ条件を事前に洗い上げ、且つその条件で充分で
あることを証明することは非常に困難である。
々大きくなっている。プログラムの完全性を確認する必
要条件の１つとして、プログラムの全命令の実行確認が
プログラムリスト時に行なわれていることが必要となる
。しかし、一般にプログラムの全命令の実行を確認でき
るデバグ条件を事前に洗い上げ、且つその条件で充分で
あることを証明することは非常に困難である。
そこで、従来では、ハードウェアあるいはソフトウェア
による命令アドレスのトレーサにより、デバグ時の命令
実行を確認し、未実行命令を検出して、未実行命令を実
行するデバグ条件の追加をする方法が採られていた。し
かし、これらの命令アドレスのトレーサでは実行命令を
実行順に命令アドレスとして示すのみであり、プログラ
ムの命令と対応する為には、プログラムリスト者がプロ
グラムリストと比較照合する人手による作業を行なうか
、あるいは莫大なソフトウェアを開発してトレーサの出
力データとプログラムの対応ノールとを準備しており、
よってデバグ効率の低下に結びついていた。
による命令アドレスのトレーサにより、デバグ時の命令
実行を確認し、未実行命令を検出して、未実行命令を実
行するデバグ条件の追加をする方法が採られていた。し
かし、これらの命令アドレスのトレーサでは実行命令を
実行順に命令アドレスとして示すのみであり、プログラ
ムの命令と対応する為には、プログラムリスト者がプロ
グラムリストと比較照合する人手による作業を行なうか
、あるいは莫大なソフトウェアを開発してトレーサの出
力データとプログラムの対応ノールとを準備しており、
よってデバグ効率の低下に結びついていた。
発明の目的
本発明は、プログラム実行時間ドログラム内の未実行命
令の検出を容易になし得るようにし、プログラム内の全
命令の実行確認作業時間の短縮を図ると共に実運用時の
プログラムの実行性能を低下させないようにしたプログ
ラムデバグ方式を提供することを目的とする。
令の検出を容易になし得るようにし、プログラム内の全
命令の実行確認作業時間の短縮を図ると共に実運用時の
プログラムの実行性能を低下させないようにしたプログ
ラムデバグ方式を提供することを目的とする。
発明の構成
本発明によるプログラムデバグ方式は、記憶装置内の命
令語中に命令実行表示フィールドを備えておき、プログ
ラムデバグモ〜ドにて命令実行をなす場合に命令語中の
当該命令実行表示フィールドに該命令が実行されたこと
を表示するようにし、この命令実行フィールドを参照す
ることによって命令実行確認を可能としてなることを特
徴としている。
令語中に命令実行表示フィールドを備えておき、プログ
ラムデバグモ〜ドにて命令実行をなす場合に命令語中の
当該命令実行表示フィールドに該命令が実行されたこと
を表示するようにし、この命令実行フィールドを参照す
ることによって命令実行確認を可能としてなることを特
徴としている。
実施例
以下に図面を用いて本発明の実施例について説明する。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図である。この情報処理装置は、プログラムデパグモ
ードインジケータ１１、命令の実行アドレスを格納する
命令アドレスレジスタ１２、命令語を格納する命令レジ
スタ１３を含んだ論理装置１と、プログラムを格納する
主記憶装置２と、命令語の命令実行表示フィールドを常
にオ／にし残りのフィールドを加工しないゲート回路３
と、プログラムデバグモードインジケータ１１がオフの
時に書き込み動作を行なう書込回路４とからなる。
ク図である。この情報処理装置は、プログラムデパグモ
ードインジケータ１１、命令の実行アドレスを格納する
命令アドレスレジスタ１２、命令語を格納する命令レジ
スタ１３を含んだ論理装置１と、プログラムを格納する
主記憶装置２と、命令語の命令実行表示フィールドを常
にオ／にし残りのフィールドを加工しないゲート回路３
と、プログラムデバグモードインジケータ１１がオフの
時に書き込み動作を行なう書込回路４とからなる。
第２図は命令語のフォーマットの一実施例を示す図であ
り、第１図及び第２図を参照して本発明主記憶装置２に
格納された／°ログラムデバグモードで実行されるとき
、論理装置１はプログラムデバグモードインジケータ１
１をオンにする。論理装置１が、主記憶装置２に格納さ
れるプログラムを実行するためにプログラム内の命令語
を命令アドレスレジスタ１２で示される主記憶装置２の
アドレスから命令レジスタ１３（（読み込むと、書込回
路４は、プログラムデパグモードインジケータ１１がオ
／であれば命令アドレスレジスタ１２で示される主記憶
装置２のアドレスへ命令レジスタ１３の命令語をゲート
回路３を通して書き込む。この動作により、主記憶装置
２の該命令語の命令実行表示フィールドはオンとなる。
り、第１図及び第２図を参照して本発明主記憶装置２に
格納された／°ログラムデバグモードで実行されるとき
、論理装置１はプログラムデバグモードインジケータ１
１をオンにする。論理装置１が、主記憶装置２に格納さ
れるプログラムを実行するためにプログラム内の命令語
を命令アドレスレジスタ１２で示される主記憶装置２の
アドレスから命令レジスタ１３（（読み込むと、書込回
路４は、プログラムデパグモードインジケータ１１がオ
／であれば命令アドレスレジスタ１２で示される主記憶
装置２のアドレスへ命令レジスタ１３の命令語をゲート
回路３を通して書き込む。この動作により、主記憶装置
２の該命令語の命令実行表示フィールドはオンとなる。
プログラムデバグモードインジケータがオフのときは、
書込回路４は動作しないので命令実行時間に与える影響
はほとんど無い。
書込回路４は動作しないので命令実行時間に与える影響
はほとんど無い。
プログラムのデバグ時には、該プログラムの全ての命令
語の命令実行表示フィールドが全てオフの状態で主記憶
装置２にロードし、プログラムデバグモードで制御を渡
すことにより、プログラム実行終了時点では該プログラ
ムの全ての実行された命令語の命令実行表示フィールド
はオンとなる。
語の命令実行表示フィールドが全てオフの状態で主記憶
装置２にロードし、プログラムデバグモードで制御を渡
すことにより、プログラム実行終了時点では該プログラ
ムの全ての実行された命令語の命令実行表示フィールド
はオンとなる。
従って、主記憶装置２の該プログラム領域を参照すると
、命令語の命令実行表示フィールドがオフの命令が未実
行であることが検出できることになるのである。
、命令語の命令実行表示フィールドがオフの命令が未実
行であることが検出できることになるのである。
発明の効果
本発明によれば、以上説明したように、命令語に命令実
行表示フィールドを設は且つプログラムデバグモードを
設け、プログラムデバグモード時に命令実行確認を容易
にするように構成することにより、実際の運用時のプロ
グラム実行時間に影響を与えず且つ全命令実行確認のデ
バグ作業の効率を向上させることができる。
行表示フィールドを設は且つプログラムデバグモードを
設け、プログラムデバグモード時に命令実行確認を容易
にするように構成することにより、実際の運用時のプロ
グラム実行時間に影響を与えず且つ全命令実行確認のデ
バグ作業の効率を向上させることができる。
第１図は本発明の実施例のブロック図、第２図は命令語
のフォーマットの一例を示す図である。 主要部分の符号の説明 ■・・・論理装置 ２・・・主記憶装置３・・・
ゲート回路 ４・書込回路１１・・・プログラムデ
バグモードインジケータ１２・・・命令アドレスレジス
タ １３・・・命令レジスタ
のフォーマットの一例を示す図である。 主要部分の符号の説明 ■・・・論理装置 ２・・・主記憶装置３・・・
ゲート回路 ４・書込回路１１・・・プログラムデ
バグモードインジケータ１２・・・命令アドレスレジス
タ １３・・・命令レジスタ
Claims (1)
- 記憶装置内の命令語中に命令実行表示フィールドを備え
、かつプログラムデバグモードにて命令実行をなす場合
に前記命令語内の命令実行表示フィールドに該命令が実
行されたことを表示する手段を設け、この命令実行表示
フィールドを参照することによつて命令実行確認を可能
としてなることを特徴とするプログラムデバグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191320A JPS6170644A (ja) | 1984-09-12 | 1984-09-12 | プログラムデバク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191320A JPS6170644A (ja) | 1984-09-12 | 1984-09-12 | プログラムデバク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6170644A true JPS6170644A (ja) | 1986-04-11 |
Family
ID=16272590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59191320A Pending JPS6170644A (ja) | 1984-09-12 | 1984-09-12 | プログラムデバク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170644A (ja) |
-
1984
- 1984-09-12 JP JP59191320A patent/JPS6170644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003318B1 (ko) | 캐시 메모리를 구비한 프로세서 | |
| JPH11110255A (ja) | ソフトウェアをデバッグするための装置および方法 | |
| EP1125199B1 (en) | Method of debugging a program thread | |
| JPS6170644A (ja) | プログラムデバク方式 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JPS63228237A (ja) | プログラムデバツグ方式 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| US5901300A (en) | Control store address stop | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH03225532A (ja) | デバッガの変数トレースのためのコンパイラのコード生成方式 | |
| JPH04328644A (ja) | デバッグ支援装置 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH0535548A (ja) | アドレストレーサ | |
| JPS61123942A (ja) | マイクロプロセツサ用デバツク装置 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPS6375848A (ja) | デバツグ履歴記録方式 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPH05108550A (ja) | 中央処理装置 | |
| JPH0444973B2 (ja) | ||
| JPH03194625A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS62145332A (ja) | マイクロプログラム制御装置 |