JPS6055445A - リトライ方式 - Google Patents
リトライ方式Info
- Publication number
- JPS6055445A JPS6055445A JP58163483A JP16348383A JPS6055445A JP S6055445 A JPS6055445 A JP S6055445A JP 58163483 A JP58163483 A JP 58163483A JP 16348383 A JP16348383 A JP 16348383A JP S6055445 A JPS6055445 A JP S6055445A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- microprogram
- retry
- rewriting
- lsx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はりトライ方式に係り、特にマイクロプログラム
の柔軟性を活用して部分的なりトライを可能にしたりト
ライ方式に関する。
の柔軟性を活用して部分的なりトライを可能にしたりト
ライ方式に関する。
（ロ）技術の背景
電子計算機等には、マイクロプログラムにより制御され
て所要の処理を行なう形式のものがある。
て所要の処理を行なう形式のものがある。
この種のデータ処理装置においても、ハードエラーが生
ずることがあるが、そのエラーの発生でその装置を直ち
に停止乃至エラー解析に入らしめるのではなく、エラー
の発生に応答してリトライを行なうのが技術的常套手段
である。
ずることがあるが、そのエラーの発生でその装置を直ち
に停止乃至エラー解析に入らしめるのではなく、エラー
の発生に応答してリトライを行なうのが技術的常套手段
である。
しかし、従来のその手段はマイクロプログラムにより制
御されるものではあるが、そのマイクロプログラムの特
質の活用に意を払わず、専らエラーを生じさせたハード
ウェア全体についてリトライを行なうものであった。
御されるものではあるが、そのマイクロプログラムの特
質の活用に意を払わず、専らエラーを生じさせたハード
ウェア全体についてリトライを行なうものであった。
Ｑ）従来技術と問題点
即ち、ハードエラーを生じさせたハードウェア部分を、
これを含むハードウェアー全体から区別し得るのにも拘
らず、ハードエラーが生じた場合には、そのハードウェ
ア全体についてエラーに対するリトライを行なってい・
る。
これを含むハードウェアー全体から区別し得るのにも拘
らず、ハードエラーが生じた場合には、そのハードウェ
ア全体についてエラーに対するリトライを行なってい・
る。
従って、そのようなりトライを行なわすともよいハード
ウェア部分についてもリトライを行なうこととなってし
まい、そのようなハードウェア部分の多い場合には時間
的ロスとなる等の不具合がある。
ウェア部分についてもリトライを行なうこととなってし
まい、そのようなハードウェア部分の多い場合には時間
的ロスとなる等の不具合がある。
仁）発明の目的
本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的はマイクロプログラムの柔
軟性を活用してリトライをずべきハードウェア部分を必
要最小限に留め得るリトライ方式を提供することにある
。
創案されたもので、その目的はマイクロプログラムの柔
軟性を活用してリトライをずべきハードウェア部分を必
要最小限に留め得るリトライ方式を提供することにある
。
（ホ）発明の構成
そして、この目的達成のため、本発明方式はマイクロプ
ログラム制御式データ処理装置のりトライ方式において
、所定のハードウェアのための交代論理手段と、上記所
定のハードウェアにエラーが発生したときに上記所定の
ハードウェアのためのチェックポイント情報が所定の値
にあることを検出する手段と、該検出手段の出力に応答
して上記マイクロプログラム制御式データ処理装置のマ
イクロプログラムのうちの、上記所定のハードウェアの
ためのマイクロプログラム部分を上記交代論理手段のた
めのマイクロプログラム部分に書き替える手段とを備え
、該書替え手段による処理シーケンスバスの変更後処理
シーケンスのりトライを行なうようにしたものである。
ログラム制御式データ処理装置のりトライ方式において
、所定のハードウェアのための交代論理手段と、上記所
定のハードウェアにエラーが発生したときに上記所定の
ハードウェアのためのチェックポイント情報が所定の値
にあることを検出する手段と、該検出手段の出力に応答
して上記マイクロプログラム制御式データ処理装置のマ
イクロプログラムのうちの、上記所定のハードウェアの
ためのマイクロプログラム部分を上記交代論理手段のた
めのマイクロプログラム部分に書き替える手段とを備え
、該書替え手段による処理シーケンスバスの変更後処理
シーケンスのりトライを行なうようにしたものである。
（へ）発明の実施例
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示す。この図において、■
は制御記憶装置（ＣＳ）で、これにはこの制御記憶装置
を含んで構成されるマイクロプログラム制御式計算機の
ためのマイクロプログラムが記憶されている。２はＣＳ
データレジスタ（Ｃ５ＤＲ）であり、このレジスタは図
示の各要素のために制ｆａｌｌ情報を出力するが、それ
らを太線で示す。これら要素はローカルストレージＬＳ
Ｘ、ＬＳＹ、ＬＳライトレジスタＬＳＷＲ，ＬＳデータ
レジスタＬＳＤＲＩ、ＬＳＤＲ２；高速演算入力レジス
タＨＡ、ＨＢ；高速演算回路１１０．高速演算出力レジ
スタＨＣ；汎用演算入力レジスタＯＡ。
は制御記憶装置（ＣＳ）で、これにはこの制御記憶装置
を含んで構成されるマイクロプログラム制御式計算機の
ためのマイクロプログラムが記憶されている。２はＣＳ
データレジスタ（Ｃ５ＤＲ）であり、このレジスタは図
示の各要素のために制ｆａｌｌ情報を出力するが、それ
らを太線で示す。これら要素はローカルストレージＬＳ
Ｘ、ＬＳＹ、ＬＳライトレジスタＬＳＷＲ，ＬＳデータ
レジスタＬＳＤＲＩ、ＬＳＤＲ２；高速演算入力レジス
タＨＡ、ＨＢ；高速演算回路１１０．高速演算出力レジ
スタＨＣ；汎用演算入力レジスタＯＡ。
ＧＢｉ汎用演算回路ＧＯ；汎用演算出力レジスタＧＣ；
検出手段３；チェックポイントレジスタ４である。そし
て、制御情報は必要に応じそ上記要素の入力に設けられ
るゲート５〜１２へ供給されるようになっている。
検出手段３；チェックポイントレジスタ４である。そし
て、制御情報は必要に応じそ上記要素の入力に設けられ
るゲート５〜１２へ供給されるようになっている。
検出手段３は上述計算機のハードウェア、例えばローカ
ルストレージＬＳ、Ｘ、高速演算回路ＨＯにエラーが生
じたときにそれらのハードウェアのためのチェックポイ
ント情報が所定の値にあることを検出するためのもので
ある。
ルストレージＬＳ、Ｘ、高速演算回路ＨＯにエラーが生
じたときにそれらのハードウェアのためのチェックポイ
ント情報が所定の値にあることを検出するためのもので
ある。
１３は書替え手段で、これは検出手段３の出力に応答し
て上記計算機のマイクロプログラムのうちの所定のハー
ドウェア、例えばＬＳＸのためのマイクロプログラム部
分を交代論理手段であるＬＳＹのためのマイクロプログ
ラム部分に書替えるためのものである。
て上記計算機のマイクロプログラムのうちの所定のハー
ドウェア、例えばＬＳＸのためのマイクロプログラム部
分を交代論理手段であるＬＳＹのためのマイクロプログ
ラム部分に書替えるためのものである。
次に、上述構成装置のハードウェアにエラーが生じた場
合のりトライを説明する。
合のりトライを説明する。
マイクロプログラム制御式計算機の処理が進んで第２図
に示すようなレジスタ読み込みルーチンの処理に入り、
そのステップＳｌで０００１をチェックポイントレジス
タ４にセットし、ステップＳ２でＬＳＸのオペランドＯ
ＰＩをＬＳＤＲＩヘセソトしたときにハードエラーが生
じたとすると、そのハードエラーの発生に応答して第３
図に示すエラー解析ルーチンの処理が開始される。
に示すようなレジスタ読み込みルーチンの処理に入り、
そのステップＳｌで０００１をチェックポイントレジス
タ４にセットし、ステップＳ２でＬＳＸのオペランドＯ
ＰＩをＬＳＤＲＩヘセソトしたときにハードエラーが生
じたとすると、そのハードエラーの発生に応答して第３
図に示すエラー解析ルーチンの処理が開始される。
そのルーチン内の固定障害判定ステップＳ１０における
判定が固定障害でないことを示すならば、通常のりトラ
イに入るが、固定障害である旨の判定が出ると、チェッ
クポイント情報がどのような値になっているかの判定が
行なわれる。
判定が固定障害でないことを示すならば、通常のりトラ
イに入るが、固定障害である旨の判定が出ると、チェッ
クポイント情報がどのような値になっているかの判定が
行なわれる。
その判定においてチェックポイント情報が０００１にな
っているならば（ステップｓｔｔのＹ）、レジスタ読み
込みルーチンのステップＳ２をステップＳ２”に書き替
え（ステップ５１２）、そしてレジスタ読み込みルーチ
ンのステップＳ３をステップＳ３’に書き替えて（ステ
ップ５１３）しジスタ読み込みルーチンのりトライに入
る。
っているならば（ステップｓｔｔのＹ）、レジスタ読み
込みルーチンのステップＳ２をステップＳ２”に書き替
え（ステップ５１２）、そしてレジスタ読み込みルーチ
ンのステップＳ３をステップＳ３’に書き替えて（ステ
ップ５１３）しジスタ読み込みルーチンのりトライに入
る。
又、上述のようなレジスタ読み込みルーチンの処理にお
いてはハードエラーが生ぜず、第４図に示すような演算
処理ルーチン内の高速演算回路ＨＯによる演算、即ちス
テップ３２３においてハードエラーが生ずると、そのハ
ードエラーに応答して第３図のエラー解析ルーチンの処
理が開始される。
いてはハードエラーが生ぜず、第４図に示すような演算
処理ルーチン内の高速演算回路ＨＯによる演算、即ちス
テップ３２３においてハードエラーが生ずると、そのハ
ードエラーに応答して第３図のエラー解析ルーチンの処
理が開始される。
この場合にも、固定障害であると判定され、チェックポ
イント情勢が０００２であることが判定されると（ステ
ップＳ１４のＹ）、ステップＳ２０をステップＳ２０°
に書き替え（ステップ５１５）、処理シーケンスバスを
ステップＳ２０〜Ｓ２４からステップＳ２０′〜Ｓ２４
゛に切り替えて演算処理ルーチンのりトライに入る。
イント情勢が０００２であることが判定されると（ステ
ップＳ１４のＹ）、ステップＳ２０をステップＳ２０°
に書き替え（ステップ５１５）、処理シーケンスバスを
ステップＳ２０〜Ｓ２４からステップＳ２０′〜Ｓ２４
゛に切り替えて演算処理ルーチンのりトライに入る。
上述のようなりトライは他のハードウェア部分について
の処理ルーチンについても施行し得るものである。
の処理ルーチンについても施行し得るものである。
（ト）発明の効果
以上述べたように、本発明によれば、
■マイクロプログラムの柔軟性を活用してマイクロプロ
グラムのりトライ相当分のみを書き替えてリトライを行
なっているから、リトライに必要とするハードウェア部
分を可及的に少なくし得る、 ■従って、リトライに冗長となるハードウェア部分を可
能な限り除き得ることになり、そのようなハードウェア
部分をリトライに係らしめたなら要したであろう時間は
りトライから完全に排除することが出来る、等の効果が
得られる。
グラムのりトライ相当分のみを書き替えてリトライを行
なっているから、リトライに必要とするハードウェア部
分を可及的に少なくし得る、 ■従って、リトライに冗長となるハードウェア部分を可
能な限り除き得ることになり、そのようなハードウェア
部分をリトライに係らしめたなら要したであろう時間は
りトライから完全に排除することが出来る、等の効果が
得られる。
第１図は本発明の一実施例を示す図、第２図乃至第４図
は第１図実施例の説明に用いる各種ルーチンを示す図で
ある。 図中、■は制御記憶装置、２はＣＳデータレジスタ、４
はチェックポイントレジスタ、３は検出手段、１３は書
替え手段、ＬＳＸ、ＬＳＹはローカルストレージ、ＨＯ
は高速演算回路、Ｇｏは汎用演算回路である。 第１図 第２図 第３図
は第１図実施例の説明に用いる各種ルーチンを示す図で
ある。 図中、■は制御記憶装置、２はＣＳデータレジスタ、４
はチェックポイントレジスタ、３は検出手段、１３は書
替え手段、ＬＳＸ、ＬＳＹはローカルストレージ、ＨＯ
は高速演算回路、Ｇｏは汎用演算回路である。 第１図 第２図 第３図
Claims (1)
- マイクロプログラム制御式データ処理装置のりトライ方
式において、所定のハードウェアのための交代論理手段
と、上記所定のハードウェアにエラーが発生したときに
上記所定のハードウェアのためのチェックポイント情報
示所定の値にあることを検出する手段と、該検出手段の
出力に応答して上記マイクロプログラム制御式データ処
理装置のマイクロプログラムのうちの、上記所定のハー
ドウェアのためのマイクロプログラム部分を上記交代論
理手段のためのマイクロプログラム部分に書き替える手
段とを備え、該書替え手段による処理シーケンスパスの
変更後に処理シーケンスのりトライを行なうようにした
ことを特徴とするりトライ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163483A JPS6055445A (ja) | 1983-09-06 | 1983-09-06 | リトライ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163483A JPS6055445A (ja) | 1983-09-06 | 1983-09-06 | リトライ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055445A true JPS6055445A (ja) | 1985-03-30 |
Family
ID=15774727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58163483A Pending JPS6055445A (ja) | 1983-09-06 | 1983-09-06 | リトライ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055445A (ja) |
-
1983
- 1983-09-06 JP JP58163483A patent/JPS6055445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0355286B1 (en) | Checkpoint retry mechanism | |
| KR900002604B1 (ko) | 제어기억장치를 갖는 정보처리장치내의 에러회복 장치 및 방법. | |
| EP0461792B1 (en) | Master/slave checking system | |
| EP0227749A1 (en) | ERROR-TOLERANT DATA PROCESSING SYSTEM AND METHOD THEREFOR. | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| JPH0833842B2 (ja) | 論理演算装置 | |
| JPS6055445A (ja) | リトライ方式 | |
| JPS589976B2 (ja) | 演算制御装置 | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JPH03105630A (ja) | エラー訂正システム | |
| JPH07271625A (ja) | 情報処理装置 | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS5939777B2 (ja) | 制御記憶装置 | |
| JPS621049A (ja) | メモリのアクセス制御方式 | |
| JPS58199499A (ja) | デ−タ処理装置 | |
| JPS59178547A (ja) | 命令リトライ方式 | |
| JPS62113241A (ja) | 障害回復装置 | |
| JPH07152594A (ja) | 制御プロセッサのリトライ制御方式 | |
| JPH0135369B2 (ja) | ||
| JPH02178862A (ja) | 情報処理装置 | |
| JPH012146A (ja) | 演算処理装置 | |
| JPS6051135B2 (ja) | パリテイビツト付加による命令語の検定方式 | |
| JPS5987554A (ja) | ロ−ドしたプログラムのチエツク方式 | |
| JPS63193241A (ja) | 情報処理装置 |