JPH011041A - 障害早期検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムに含まれる障害早朋検出方
弐に関し、特に、情報処理システムがアイドル状態（次
の指示を待っている状態）においても障害検出ができる
ように改良した障害早期検出方式に関する。

〔従来の技術〕

従来の情報処理システムにおいては、アイドル状態では
、次の指示を待つための処理以外は実行していなかった
。

第４図は一般の情報処理システムを示すプロ・ツク系統
図である。この情報処理システムは、主記憶装置１０と
、システム制御装置１１と、障害処理装置１２と、サー
ビスプロセッサ１３と、２台の人出力制御装置１ｆ−１
，１４−２と、２台の中央処理装置１５−１．１５−２
とを含む。第６図を参照すると、システムの初期設定が
終了するとステップ１００で最初のジョブの処理を開始
する。このジョブの実行中には、割込み（例えば入出力
動作の終了通知のための割込み）があるかどうかをステ
ップ１０１でチエツクし、割込みが有れば、ステップ１
０３でその割込みを処理後、ステップ１０５で継’ｆｈ
するジョブがあるかどうかをチエツクし、ジョブがあれ
ばステップ１０１へ、無ければステップ１０９ヘジヤン
プする。ステップ１０９では割込みのチエツクをし、必
要ならばステップ１１０で割込みの処理をして後、ステ
ップ１０６ヘジヤンプする。ステップ１０６では、次に
実行すべきジョブがあるかどうかをチエツクし、ジョブ
があればステップ１０８で次のジョブの実行を開始し、
ステップ１０１ヘジヤンプする。

次に実行すべきジョブがなければステップ１０９ヘジヤ
ンプする。

このように、１つのジョブが終了して割込みを待ってい
るとき、ステップ１０９，１１０，１０６では何もせず
に待っているだけであった。

〔発明が解決しようとする問題点〕

従来の情報処理システムは、上述したように、アイドル
状態では次の指示を待っているだけであり、アイドル状
態で故障が発生しても動作していないため、アイドル状
態から次の指示が来て最初に動作する時に上記アイドル
中に故障していたことが判明するため、最初の処理でシ
ステムのクリティカルな制御を実行する場合には、シス
テムダウンとなる確率が非常に高いという欠点があった
。

〔問題点を解決するための手段〕

このような欠点を除去するために本発明による障害早期
検出方式は、情報処理システムに含まれる主記憶装置へ
アクセスするための制御をする主記憶アクセス制御回路
と、命令の先取、命令コードの解読をする命令先取制御
回路と、各種演算処理をする演算回路と、マイクロプロ
グラムを記憶する制御記憶と、マイクロプログラムを解
読し。

演算回路へ制御信号を送出する制御記憶制御回路とを具
備する中央処理装置を複数有する障害早期検出方式にお
いて、中央処理装置がアイドル状態であることを検出す
るアイドル検出手段と、アイドル状態中にその中央処理
装置が故障した場合にハードウェアの故障をビジー状態
になる前に検出する試験プログラム又は試験マイクロプ
ログラムを試験プ・ログラム記憶手段又は制御記憶から
読み出し実行する手段とを少なくとも有するようにした
ものである。

〔作用〕

本発明による障害早期検出方式においては、アイドル状
態では常に試験プログラムを実行して早期に障害を検出
できる。

〔実施例〕

第１図は本発明の障害早期検出方式の一実施例の実行動
作を示すフローチャートである。

本フローチャートは、中央処理装置がジョブを処理する
シーケンスを表わしている。即ち、システムの初期設定
が終了すると、ステップ１００で最初のジョブの処理を
開始する。このジョブの実行中には、割込み（例えば入
出力動作の終了通知のための割込み）があるかどうかを
ステップ１０１でチエツクし、割込みが有れば、ステッ
プ１０３で割込みを処理後、ステップ１０５でＩ！続す
るジョブがあるかどうかをチエツクし、ジョブがあれば
ステップ１０１へ、また、無ければステップ１０９ヘジ
ヤンプする。ステップ１０９では割込みをチエツクし、
必要ならば割込み処理をした後、ステップ１０６ヘジヤ
ンプする。ステップ１０６では、次に実行すべきジョブ
があるかどうかをチエ７りし、ジョブがあれば次のジョ
ブの実行を開始し、ステップｌｏｔヘジャンプする。次
に実行すべきジョブがなければ、ステップ１０７であら
かじめ定められた試験プログラムをあらかじめ定められ
た主記憶エリアから読み出し、該当試験プログラムを実
行する。試験プログラムの実行が終了するとステップ１
０９へ戻る。即ち、次のジョブが有るようになるまでは
、試験プログラムを実行し続けることになる。

第２図は本実施例の中央処理装置０．１を含むシステム
の構成図であり、同図において第４図と同一部分又は相
当部分には同一符号が付しである。

なお、第２図のシステムの場合、主記憶装置１０は試験
プログラムを有する。第２図の中央処理装置０．１　　
（１５−１，１５−２）の概略ブロック系統図を第３図
に示す。

第３図に示す中央処理装置は、主記憶装置１０（第２図
）へアクセスするための制御をする主記憶アクセス制御
回路５０と、命令の先取、命令コードの解読をする命令
先取制御回路５１と、演算処理をする演算回路５２と、
マイクロプログラムを記憶する制御記憶５３と、制御記
憶５３から読み出したマイクロプログラムを保持するレ
ジスタ５４と、制御記ｔ１１５３のアドレスを与えるア
ドレスレジスタ５５と、アドレスレジスタ５５の１クロ
ツク前のアドレスを保持するアドレスレジスタ５６と、
アドレスをプラスｌする加算器５９と、試験プログラム
格納アドレス保持レジスタ５８を有し、レジスタ５４の
出力を解読し、演算回路５２、命令先取制御回路５１、
アドレスレジスタ５５へ制御信号を送出する制御記憶制
御回路５７とを含む。

次に、試験プログラムの実行動作を説明する。

第３図において、制御記憶制御回路５７から命令先取制
御回路５１へ、試験プログラム格納アドレス保持レジス
タ５８のアドレスを使って命令の続出し指示を出すと、
命令先取制御回路５１が主記憶アクセス制御回路５０に
命令読出し要求を出し、該当命令が読み出される。該当
命令は命令先取制御回路５１でデコードされて、制御記
憶の該当命令開始アドレスをアドレスレジスタ０（５５
）に与える。該当命令は制御記憶５３内の１つまたは複
数のマイクロプログラムステップにより実行される。命
令はレジスタ５４、演算回路５２、命令先取制御回路５
１、主記憶アクセス制御回路５０等を使って実行される
。

アイドル状態の検出は、マイクロプログラムあるいはハ
ードウェア（制御記憶制御回路５７）によって実行され
る。

第４図は本発明の障害早期検出方式の第２の実施例を示
す概略ブロック系統図でり、中央処理装置Ｑ、ｌ　　（
１５−１，１５−２）の概略ブロック系統図を第５図に
示す。

第５図に示す中央処理装置は、主記憶装置１０（第４図
）へアクセスするための制御をする主記憶アクセス制御
回路５０と、命令の先取、命令コードの解読をする命令
先取制御回路５１と、演算処理をする演算回路５２と、
マイクロプログラム（試験マイクロプログラムを含む）
を記憶する制御Ｂ記憶５３と、制御ｎ記憶５３から読み
出したマイクロプログラムを保持するレジスタ５４と、
制御′ｌｌ記憶５３のアドレスを与えるアドレスレジス
タ５５と、アドレスレジスタ５５の１クロツク前のアド
レスを保持するアドレスレジスタ５６と、アドレスをプ
ラス１する加算器５９と、レジスタ５４の出力を解読し
、演算回路５２．命令先取制御回路５１．アドレスレジ
スタ５５へ制御信号を送出する制御記憶制御回路５７と
を含む。

第５図の中央処理装置の動作は第３図の中央処理装置の
動作とほぼ同様であるが、ステップ１０７での動作が多
少異なる。即ち、第３図の中央処理装置の場合、あらか
じめ定められた主記憶エリアから試験プログラムを読み
出し、該当試験プログラムを実行するのに対し、第５図
の中央処理装置の場合は、あらかじめ定められた試験マ
イクロプログラムを制御記憶５３から読み出し、該当試
験マイクロプログラムを実行す劣。

第５図においてアイドル状態の検出は、第３図の場合と
同様に、マイクロプログラムあるいはハードウェア（制
御記ｊｌ）制御回路５７）によって実行され、アイドル
へ移入する条件を検出すると試験マイクロプログラムヘ
ジャンプすることによって、該当試験マイクロプログラ
ムが実行される。

第５図の中央処理装置の場合、上記試験マイクロプログ
ラムを制御記憶５３から読み出し実行することでシステ
ムの障害の早期発見を可能とし、該当するアイドル状態
での故障システムを切り離すことは、複数のシステムが
稼働中に試験プログラムをメモリアクセスにより読み出
し実行する場合のシステム間の競合が発生ずるような問
題点を取り除くことにもなる。

試験プログラム記憶手段としては、上記（ｑ装置だけで
なく、中央処理装置内、システム制御装置（第２図また
は第４図参照）内あるいはサービスプロセッサ（第２図
または第４図参照）内に記憶手段、例えばＲＡＭ　（ラ
ンダムアクセスメモリ）、ＲＯＭ　（リードオンリーメ
モリ）、フロッピーディスク等種々考えられる。

〔発明の効果〕 以上説明したように本発明は、アイドル状態への移入条
件を検出すると、主記憶等の記憶手段上の試験用プログ
ラムを実行し、試験用プログラムの実行が終了すると、
次のジョブがあるかどうかをチエツクし、ジョブがある
ときは次のジョブを実行し、ジョブがない時は試験用プ
ログラムを実行することにより、アイドル状態では常に
試験用プログラムを実行して早期に障害を検出できると
いう効果がある。

また、試験用プログラム実行中の障害は、該当プロセッ
サを切り離すことにより、ユーザジョブ実行中の障害発
生確率を小さくできるという効果もある。

【図面の簡単な説明】

第１図は本発明の障害早期検出方式の一実施例の実行動
作を示すフローチャート、第２図は第１図の実施例の中
央処理装置を含むシステムを示す構成図、第３図は第２
図の中央処理装置を示す概略ブロック系統図、第４図は
本発明の障害早期検出方式の第２の実施例を示す概略ブ
ロック系統図、第５図は第４図の中央処理装置を示す概
略ブロック系統図、第６図は従来の障害早期検出方式の
実行動作を示すフローチャートである。 １０・・・上記ｔα装置、１１・・・システム制御装置
、１２障害処理装置、１３・・・サービスプロセッサ、
１４−１．１４−２・・・人出力制御装置、１５−１．
１５−２・・・中央処理装置、５０・・・主記憶アクセ
ス制御回路、５１・・・命令先取制御回路、５２・・・
演算回路、５３・・・制御記憶、５４・・・レジスタ、
５５．５６・・・アドレスレジスタ、５７・・・制御記
憶制御回路、５８・・・試験プログラム格納アドレス保
持レジスタ、５９・・・＋１回路。 特許出願人　　　　日本電気株式会社

Claims (2)

【特許請求の範囲】
1. （１）情報処理システムに含まれる主記憶装置へアクセ
   スするための制御をする主記憶アクセス制御回路と、命
   令の先取、命令コードの解読をする命令先取制御回路と
   、各種演算処理をする演算回路と、マイクロプログラム
   を記憶する制御記憶と、前記マイクロプログラムを解読
   し、前記演算回路へ制御信号を送出する制御記憶制御回
   路とを具備する中央処理装置を複数有する障害早期検出
   方式において、前記中央処理装置がアイドル状態である
   ことを検出するアイドル検出手段と、前記アイドル状態
   中にその中央処理装置が故障した場合にハードウェアの
   故障をビジー状態になる前に検出する試験プログラム又
   は試験マイクロプログラムを主記憶装置又は制御記憶か
   ら読み出し実行する手段と、すべての該当する装置を切
   り離してシステムの継続運転をする手段とを有すること
   を特徴とする障害早期検出方式。
2. （２）情報処理システムに含まれる主記憶装置へアクセ
   スするための制御をする主記憶アクセス制御回路と、命
   令の先取、命令コードの解読をする命令先取制御回路と
   、各種演算処理をする演算回路と、マイクロプログラム
   を記憶する制御記憶と、前記マイクロプログラムを解読
   し、前記演算回路へ制御信号を送出する制御記憶制御回
   路とを具備する中央処理装置を複数有する障害早期検出
   方式において、前記中央処理装置がアイドル状態である
   ことを検出するアイドル検出手段と、前記アイドル状態
   中にその中央処理装置が故障した場合にハードウェアの
   故障をビジー状態になる前に検出する試験プログラム又
   は試験マイクロプログラムを試験プログラム記憶手段又
   は制御記憶から読み出し実行する手段とを有することを
   特徴とする障害早期検出方式。