JPS61221937A - 例外事象検出方式 - Google Patents

例外事象検出方式

Info

Publication number
JPS61221937A
JPS61221937A JP60064529A JP6452985A JPS61221937A JP S61221937 A JPS61221937 A JP S61221937A JP 60064529 A JP60064529 A JP 60064529A JP 6452985 A JP6452985 A JP 6452985A JP S61221937 A JPS61221937 A JP S61221937A
Authority
JP
Japan
Prior art keywords
exception
exception processing
flop
flip
exceptional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60064529A
Other languages
English (en)
Inventor
Hiromi Oishi
博見 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60064529A priority Critical patent/JPS61221937A/ja
Publication of JPS61221937A publication Critical patent/JPS61221937A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラムにて動作が制御される情報
処理装置の例外事象検出方式に関する。
〔従来の技術〕
従来の情報処理W&置に&−ては、例外事象が発生する
と、ただちにマイクロプログラム中の通常数が発生する
と再度同じ例外事象処理ルーチンに分岐している。この
場合、前回の例外事象の原因が残っているため同じ例外
事象が発生する。したがってこの繰り返しとなり、永久
ループとなる。
〔発明が解決しようとする問題点〕
例外処理は、通常、池の割込処理等より実行の優先職位
が高いため、上述のような永久ループにより他の処理が
実行されず、停止状態と同じ状態になるという欠点があ
る。さらに、情報処理装置に接続されている状態表示装
置が同じマイクロプログラムにより制御されている場合
には、表示装置の表示も停止してしまうため、外部から
情報処理装置の状態を調べることが困翔になる。また、
最初の例外発生の状態が、次の例外発生により消されて
しまうという大き、な欠点もある。障害解析時には、最
初に発生した例外事象が大きな意味を持つ九めその情報
が失われることは障害解析をよす困峻にする。
〔問題点を解決するための手段」 本発明の例外検出方式は、各種の例外事象を検出する検
出手段と、複数のマイクロ命令からなる例外処理ルーチ
ンを含むマイクロプログラムを記憶した記憶手段と、該
記憶手段に対するアドレス情報を生成するアドレス生成
手段と、前記マイクロ命令を解読する解読手段と、表示
手段とを備え、前記検出手段による前記例外事象の検出
に応答して前記アドレス生成手段は前記例外処理ルーチ
ンを読み出すためのアドレス情報を前記記憶手段に供給
し、最初の前記例外事象の発生に応答して読み出された
前記例外処理ルーチンの前記解読手段による解読結果に
基づいて前記表示手段が前記例外事象の発生を表示する
〔実施例〕
次に本発明について図面を参照して詳細に説明回路1と
、アドレス生成回路2と、例外事象表示用フリップフロ
ップ3と、制御記憶回路4と、読出しレジスタ5と、デ
コーダ6とから構成される。
アドレス生成回路2により生成されたアドレス情報によ
り、制御記憶回路4から読み出されたマイクロ命令はレ
ジスタ5に格納される。レジスタ5に格納され九マイク
ロ命令はデコーダ(図示せず)で解読され各種ロジック
(図示せず)を制御する。
これらのデコーダの一つであるデコーダ6はフリップフ
ロップ3をセットまたはリセットするマイクロコマンド
を解読するために設けである。
検出回路1は、各種の例外事象の検出を行なう。
ここで、例外事象とは、許されていないアドレス情報に
よる記憶装置のアクセスや71−ドタエアの内部バスの
パリティエラー等がある。
検出回路1は例外事象を検出するとアドレス生成回路2
にこの旨を通知する0この通知を受けたアドレス生成回
路2は、九だちにアドレス情at例外処理ルーチンのエ
ントリーアドレスに変更する。この結果、回路4に記憶
されたマイクロプログラム中の例外処理ルーチンが走行
を開始する。
装置(図示せず)に供給されたアドレス情報が仁の主記
憶装置のアドレス空間を越えてい九と仮定すると、検出
回路lがこれを検出し、アドレス生成回路2に通知する
。回路2は例外処理ルーチ/のエントリーアドレスを生
成し回路4に供給する。
この結果、例外処理ルーチンの走行が開始する。
この例外処理ルーチンでは、最初、7リツプフロツグ3
を調べる(ステップA)07リツプ7oツブ3は、通常
、リセット状態であるため、46号線7を介してフリッ
プフロップ3がセット状態にされる(ステップB)。こ
のあと、例外処理が実行される(ステップC)oここで
、この処理中に、例外事象が発生したとする。このとき
の例外事象として、例外処理時にのみ読み出されるある
レジスタの故障により発生する内部バスのパリティエラ
ーを想定する。この場合、例外処理ルーチンの実行は途
中で中断され、再度、この処理ルーチンの最初から実行
される。このとき、再度、フリップフロップ3が調べら
れる(ステップA)。今回は、フリップ70ツブ3がセ
ット状態であるため、例外処理中の例外事象発生が認識
され、動作が停止する(ステップE)o従来の方式では
、このような2回目の例外事象発生で、例外処理ルーチ
ンを再実行した場合、再び上述の故障レジスタの読み出
しおよび内部バスのパリティエラーの発生を招き、以後
これが繰り返され、ループ状態となり、動作を停止でき
ない。
なお、例外処理中に他の例外事象が発生しなかった場合
には信号1fs8を介してフリップフロップ3がリセッ
トされ次の処理ルーチンが実行される。
〔発明の効果〕
以上、本発明には、例外処理中の例外事象の発生を検出
できるため、例外処理ルーチンの永久ループを除去でき
、この結果、障害解析を容易にすることができるという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図および第2
図は例外処理ルーチンを説明するための流れ図である。 1・・・・・・検出回路、2・・・・・・アドレス生成
回路、3・・・・・・クリップフロップ、4・・・・・
・制御記憶回路、5・・・・・・読出しレジスタ、6・
・・・・・デコーダ、7・・・・・・セット信号線、8
・・・・・・リセット信号線。

Claims (1)

    【特許請求の範囲】
  1. マイクロプログラムにより動作が制御される情報処理装
    置の例外事象検出方式において、各種の例外事象を検出
    する検出手段と、複数のマイクロ命令からなる例外処理
    ルーチンを含む前記マイクロプログラムを記憶した記憶
    手段と、該記憶手段に対するアドレス情報を生成するア
    ドレス生成手段と、前記マイクロ命令を解読する解読手
    段と、表示手段とを備え、前記検出手段による前記例外
    事象の検出に応答して前記アドレス成生手段は前記例外
    処理ルーチンを読み出すためのアドレス情報を前記記憶
    手段に供給し最初の前記例外事象の発生に応答して読み
    出された前記例外処理ルーチンの前記解読手段による解
    読結果に基づいて前記表示手段が前記例外事象の発生を
    表示することを特徴とする例外事象検出方式。
JP60064529A 1985-03-28 1985-03-28 例外事象検出方式 Pending JPS61221937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60064529A JPS61221937A (ja) 1985-03-28 1985-03-28 例外事象検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60064529A JPS61221937A (ja) 1985-03-28 1985-03-28 例外事象検出方式

Publications (1)

Publication Number Publication Date
JPS61221937A true JPS61221937A (ja) 1986-10-02

Family

ID=13260839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60064529A Pending JPS61221937A (ja) 1985-03-28 1985-03-28 例外事象検出方式

Country Status (1)

Country Link
JP (1) JPS61221937A (ja)

Similar Documents

Publication Publication Date Title
JPS61221937A (ja) 例外事象検出方式
JPS6363935B2 (ja)
JPH011041A (ja) 障害早期検出方式
JP3172981B2 (ja) 未使用メモリ空間アクセスエラー検出回路
JP2869205B2 (ja) データ処理装置のリピート回路
JP2626119B2 (ja) マイクロコンピュータ開発支援装置
JPS60193046A (ja) 命令例外検出方式
KR840000246B1 (ko) 에러(error) 처리장치를 갖춘 데이타 처리 시스템
JPS63142449A (ja) 制御メモリに対するパトロ−ルチエツク方式
JPS6072040A (ja) プログラムの実行時間監視方式
JPS5935250A (ja) プログラム制御装置
JPH0581059A (ja) マルチプロセツサシステム
JPS6086624A (ja) マイクロプロセツサのエラ−処理回路
JPH0512013A (ja) データ処理装置
JPS62254236A (ja) 例外事象検出装置
JPH0589031A (ja) マイクロプロセツサ
JPH05274220A (ja) メモリバンクビジー制御方式
JPS6083149A (ja) コンピユ−タ
JPH0368041A (ja) データ処理装置
JPS63138437A (ja) プログラム制御システム
JPH01162959A (ja) 連続データ転送方式
JPS63150732A (ja) プログラム走行監視装置
JPH02141833A (ja) 情報処理装置
JPH02146649A (ja) 情報処理システム
JPH0769846B2 (ja) エラー処理回路の検証装置