JPS62254236A - 例外事象検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプログラムによって制御される中央処
理装置に関し、特に例外事象処理中の例外事象発生の検
出に関する。

（従来の技術） 従来、中央処理装置の例外事象発生装置では、例外拳法
が発生すると直ちにマイクロプログラムの例外事象処理
ルーチンへ分岐して該当する処理を行うように構成され
ていた。この処理中に再度、例外事象が発生した場合に
は、再度、例外事象処理ルーチンへ分岐する。この場合
、前回の例外事象の原因が残っているため、同じ例外事
象が発生する。したがって、このような動作が繰返され
、永久ループが形成されている。

（発明が解決しようとする問題点） 上述した従来の例外事象検出装置は、無限ループ状態が
形成されている。また、例外処理は通常、他の割込み処
理より優先順位が高いため、他の処理が行われず停止状
態と同じ状態に保たれている。

さらに、中央処理装置に接続されている状態表示装置も
同じマイクロプログラムによって制御されている場合に
は、表示装置の表示も停止してしまう。この場合には、
外部よシ中央処理装置の状態を鯛べるのが困難であると
いう欠点がある。

また、障害解析時には、最初に発生した例外事象が大き
な意味をもつが、最初の例外発生の状態が次の例外発生
によシ消去ちれてしまうため、障讐解析をより困難なも
のにするという欠点がある。

本発明の目的は、例外検出回路によって例外を検出した
ときにセットされるフラグを有し、マイクロプログラム
アドレス生成回路によって前述のフラグに従って例外処
理プロシジャのエントリを変更することにより上記欠点
を除去し、フラグがセットされているときの例外事象が
例外処理中に発生した例外であることを認識できるよう
に構成した例外事象検出装置を提供することにるる。

（問題点を解決するための手段） 本発明による例外事象検出装置は、例外検出回路と、フ
ラグと、制御記憶回路と、アドレス生成回路と、制御手
段とを具備して構成したものでるる。

例外検出回路は、種々の例外事象を検出するためのもの
でおる。

フラグは、例外検出回路の出力によってセットされると
ともに、例外処理を実行するためのマイクロプログラム
によってリセットすることができるものである。

制御記憶（ロ）路は、マイクロプログラムを格納するた
めのものである。

アドレス生成回路は、制御記憶回路のアドレスを生成す
るためのものである。

制御手段は、例外事象か発生し例外処理をマイクロプロ
グラムが実行している間にフラグをセットし、例外処理
の途上で他の例外処理が発生した場合にはアドレス生成
回路によってフラグを調べ、マイクロプログラムの例外
処理プロシジャのエントリを７ラグにより変更すること
により他の例外事象？検出するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明による例外事象検出装ａを実装した中
央処理装置の一実施例を示すブロック図で馳シ、本発明
の特徴をよく表わしている部分を示すブロック図である
。第１図において、ｌは例外検出回路、２はアドレス生
成回路、３はフラグ、４は制御記憶回路、５はマイクロ
プログラムレジスタ、６はデコーダである。

第１図において、基本クロックにもとづいてアドレス生
成回路２によシ生成されたアドレスにより、制御記憶回
路４のマイクロプログラムを読出し、マイクロプログラ
ムレジスタ５ヘセツトする。

マイクロプログラムレジスタ５の内容勿デコードし、各
種ロジックを制御する。あ１図では、ＡＬＵやレジスタ
ファイルなどの他のロジックは省略しである。デコーダ
６は多くのデコーダのうちの一つであって、マイクロプ
ログラムレジスタ５のフラグ３をリセットするマイクロ
コマンドをデコードするものである。また、マイクロプ
ログラムレジスタ５の７ラグ３は、例外検出回路ｌによ
ってセットされる。

例外検出回路１は、種々の例外事象を検出する検出回路
である。例外事象とは、実装メモリアドレス以上のアド
レスのメモリをアクセスした場合や、あるいはメモリの
パリティエラー、ハードウェアの内部バスのパリティエ
ラーなどを指す総称である。

例外事象が発生した場合には、例外検出回路１で検出さ
れ、アドレス生成口′＃６２へ通知される。

通知を受けたアドレス生成回路２は現在実行中のマイク
ロプログラムのアドレスを変更し、例外処理のエンｈ　
ＩＪアドレス會生成して制御記憶４へ送出する。これに
よジ、マイクロプログラムは例外処理プロシジャへ分岐
し、例外処理を実行する。

このとき、フラグ３は例外検出回路ｌの出力によってセ
ットδれ、ｔＩ外処理中を示すインジケータとなる。マ
イクロプログラムの例外処理が終了すると、マイクロプ
ログラムのコマンドによって７ラグ３をリセットする。

フラグ３の出力は、アドレス生成回路２の入力となって
いる。アドレス生成回路２は例外処理のエントリアドレ
スを生成する際に７ラグ３がリセットされていれば、通
常の例外処理へエントリさせる。フラグ３がセットされ
ていればダブル例外処理へエントリさせる。

第２図は、第１図の中央処理装置Ｑ′こよって実行され
るマイクロプログラムの例外処理ルーチンを示すフロー
チャートである。本発明の特徴となる部分は、例外事象
が検出されたときにノ・−ドウエアで設定されたフラグ
により、累２図に示す例外処理プロ７ジヤの内部で発生
した例外処理をアドレス生成回路２によって検出し、マ
イクロプログラムが関与せず二重例外処理へ分岐させる
ことにある。

上記機能が存在しない装置では、例外処理中に例外事象
が発生すれば、再度、同じ例外処理プロシジャヘエント
リすることになろう。同じプロシジャであるために同じ
処理を行い、同じ例外事象が発生して永久ループが形成
される。

（発明の効果） 以上説明したように本発明は、例外処理中の例外事象の
発生をハードウェアによって検出することにより、マイ
クロプログラムの永久ループによる装置のストールを防
ぎ、障害解析を容易にすることができるという効果があ
る。

【図面の簡単な説明】

第１図は、本発明による例外事象検出回路の一実施例の
主要部分を示すブロック図である。 第２図は、第１図における特徴を示すマイクロプログラ
ムの処理を示すフローチャートである。 １・・・例外検出回路 ２・舎・アドレス生成回路 ３・・・フラグ ４・・・制御記憶回路 ５・・−マイクロプログラムレジスタ ６・・・デコーダ

Claims (1)

【特許請求の範囲】
1. 種々の例外事象を検出するための例外検出回路と、前記
   例外検出回路の出力によつてセツトされるとともに、例
   外処理を実行するためのマイクロプログラムによつてリ
   セツトすることができるフラグと、前記マイクロプログ
   ラムを格納するための制御記憶回路と、前記制御記憶回
   路のアドレスを生成するためのアドレス生成回路と、前
   記例外事象が発生し前記例外処理を前記マイクロプログ
   ラムが実行している間に前記フラグをセツトし、前記例
   外処理の途上で他の例外事象が発生した場合には前記ア
   ドレス生成回路によつて前記フラグを調べ、前記マイク
   ロプログラムの例外処理プロシジヤのエントリを前記フ
   ラグにより変更することにより前記他の例外事象を検出
   するための制御手段とを具備して構成したことを特徴と
   する例外事象検出装置。