JPH02297225A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに関し、特に実時間でのプ
ロセッサデバッグ機能を内蔵したマイクロプロセッサに
関するものである。

〔従来の技術〕

第３図は、従来のマイクロプロセッサシステムにおける
マイクロプロセッサおよびメモリ部の基本構成図である
。同図において、１は中央処理装置としてのマイクロプ
ロセッサ、２はマイクロプロセッサ１の内部に存在する
バスインタフェースユニット、３は先行して読み込んだ
命令を蓄える命令キャッシュ、４は命令キャッシュ３に
蓄えられた命令のアドレス情報を蓄えるアドレスＴＡＧ
メモリ、５は命令キャッシュ３より順次読み込んだ命令
を実行する実行ユニット、６は命令によって読出し、書
込みあるいは演算を行なうことができるレジスタ及びア
キュムレータ、７は実行ユニット５およびバスインタフ
ェースユニット２を接続する内部データバスである。

また、８はアドレスデコーダ、９はプログラムメモリ、
１０はデータメモリ、１１はアドレスバス、１２はマイ
クロプロセッサ１およびプログラムメモリ９．データメ
モリ１０を接続するデータバス、１３はブレークアドレ
スレジスタ、１４はアドレスバス１１とブレークアドレ
スレジスタ１３の値を比較する比較器である。アドレス
デコーダ８はアドレスバス１１のアドレスをデコードす
る。

ａはマイクロプロセッサ１から出力される制御信号、ｂ
ｌ、ｂ２はアドレスデコーダ８から出力されるメモリ選
択信号、Ｃはブレークアドレスレジスタ１３に対して外
部からプログラムの実行を停止すべきアドレスを設定す
るブレークアドレス設定信号、ｄは比較器１４から出力
される外部割込み信号である。

次に動作について説明する。

プログラムメモリ９には、モニタプログラムおよび制御
プログラムが格納されており、これらのプログラムは、
バスインタフェースユニット２からのアドレスバス１１
の値、制御信号ａによってデータバス１２を介して読み
出され、命令キャッシュ３に格納される。また、それぞ
れの命令に対応したアドレス情報はアドレスＴＡＧメモ
リ４に格納される。

実行ユニット５は、バスインタフェースユニット２とは
非同期に動作しており、順次、命令キャッシュ３からプ
ログラムを読み出し、実行する。

実行ユニット５は、プログラムを実行する過程において
、レジスタ及びアキュムレータ６に対する読出し、書込
みおよび演算処理を行ない、また、内部データバス７、
バスインタフェースユニット２を介して外部のデータメ
モリ１０に対する書込み、読出しを行なう。

制’＜Ｉｆプログラムのデバッグにおいて必要となる指
定アドレスにおけるプログラム実行停止機能は以下の２
通りの方式によって実現することができる。

１つの方式は、外部のアドレスバス１１を特定の回路で
監視するものである。具体的には、ブレークアドレス設
定信号Ｃによりブレークアドレスレジスタ１３にプログ
ラム実行停止アドレスが設定され、この値とアドレスバ
ス１１の値とを、制御信号ａにより指定される命令読出
しタイミングにおいて、比較器１４で比較し、一致した
場合には外部割込み信号ｄによりプログラムの実行をモ
ニタプログラムに移行し、モニタプログラムにおいて外
部割込み信号ｄ発生時のレジスタ及びアキュムレータ６
の情報等を外部に出力することができる。

他の方式はソフトウェア割込み命令を利用するものであ
る。具体的には、制御プログラムの実行を停止させるべ
きアドレスの命令をモニタプログラムによりソフトウェ
ア割込み命令に書き換え、この命令が命令キャッシュ３
を介して実行ユニット５に読み込まれ、実行された時点
において発生する内部ソフトウェア割込みによりプログ
ラムの実行をモニタプログラムに移行し、モニタプログ
ラムにおいて内部ソフトウェア割込み信号発生時のレジ
スタ及びアキュムレータ６の情報等を外部に出力するこ
とができる。

ソフトウェア割込み命令に書き換えた実行を停止すべき
アドレスの命令は、内部ソフトウェア割込み発生後、モ
ニタプログラムによってもとの命令に戻すことができる
。

また、制御プログラムのデバッグにおいて必要となる指
定レジスタの指定値によるプログラム実行停止機能に関
しても、上述の２通りの方式によって実現することがで
きる。

すなわち、１命令実行ごとに外部割込み信号ｄあるいは
内部ソフトウェア割込みが発生するようにモニタプログ
ラムによって制御し、割込み発生によってプログラムを
モニタプログラムに移行し、モニタプログラムにおいて
指定されたレジスタの値と指定された値とが一致してい
るか否かを比較し、一致していなければ、制御プログラ
ムを′ｍ続実行し、一致していれば、その時点でのアド
レス等の情報を外部に出力することができる。

〔発明が解決しようとする課題〕

従来のマイクロプロセッサは以上のように構成されてい
るため、外部のアドレスバスを特定の回路で監視する場
合には、分岐命令後の命令での実行停止等においてマイ
クロプロセッサ内部の命令キャッシュに格納された命令
を実行する実行ユニットの動作と外部のアドレスバスの
動作とが一致しないために、本来実行されていないアド
レスで実行が停止してしまうという問題があった。

また、ソフトウェア割込み命令を用いる場合には、上述
の問題は回避できるが、ソフトウェア割込みによってモ
ニタプログラムに移行し、モニタプログラムの制御を介
して制御プログラムが実行されるため、指定アドレスを
指定回数実行後停止させるような場合には、実時間実行
でのデバッグができないという問題があった。

さらに、制御プログラムのデバッグにおいて必要となる
指定レジスタの指定値によるプログラム実行停止機能に
関しても、上述の２通りの方式に応じて同様の問題があ
った。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、実行ユニットの動作と一致し、
実時間でのプログラムデバッグを支援するための機能を
内蔵したマイクロプロセッサを得ることにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明によるマイクロ
プロセッサは、命令によって設定が可能な複数のレジス
タ、カウンタおよび比較器を備え、実時間実行状態にお
けるプログラムデバッグを支援するようにしたものであ
る。

〔作用〕

本発明によるマイクロプロセッサにおいては、実行ユニ
ットによって実行される命令を対象に実時間での指定条
件検出が可能となる。

〔実施例〕

以下、本発明の実施例を図を用いて説明する。

第１図は、実時間における指定アドレスでの指定回数命
令実行停止機能を提供するためのシステム構成図であり
、第２図は、実時間における指定レジスタの指定値での
命令実行停止機能を提供するためのシステム構成図であ
る。

第１図において第３図と同一部分又は相当部分には同一
符号が付してあり、２０は特定アドレスカウンタ、２１
は特定アドレスカウンタ２０とブレークカウントレジス
タ２２の値を比較する比較器、２３は指定されたアドレ
ス値とアドレスＴＡＧメモリ４の出力値とを比較する特
定アドレスデコーダである。また、ｅは比較器２１から
出力される内部割込み信号である。

第２図において第３図と同一部分又は相当部分には同一
符号が付してあり、３０は比較レジスタ、３１は比較レ
ジスタ３０とバッファレジスタ３２の値を比較する比較
器、３３は比較レジスタである。バッファレジスタ３２
はアドレスレジスタ３３によって指定されたレジスタの
値を示す。また、ｒは比較器３１から出力される内部割
込み信号である。

次に動作について説明する。

指定アドレスの指定回数実行による制御プログラム停止
機能に関し、第１図を用いて説明する。

まず、モニタプログラムにおいて、特定アドレスデコー
ダ２３に対するアドレス指定およびブレークカウントレ
ジスタ２２に対する実行回数指定を行なった後に制御プ
ログラムに実行を移行する。

マイクロプロセッサｌは、制御プログラムに実行を移行
した後に、特定アドレスデコーダ２３において、指定さ
れたアドレス値と実行ユニット５によって読み出される
命令キャッシュの命令に対応するアドレスＴＡＧメモリ
４の値とを比較し、一致した場合には一致検出信号を特
定アドレスカウンタ２０に出力し、特定アドレスカウン
タ２０はこの一致検出信号をカウントする。

比較器２１は、あらかじめブレークカウントレジスタ２
２に設定されている値と上記特定アドレスカウンタ２０
の値とを比較し、一致した場合には内部割込み信号ｅを
出力し、プログラムの実行をモニタプログラムに移行す
る。

モニタプログラムでは、内部割込み信号が発生した段階
でのレジスタの値等を外部に出力することにより、プロ
グラムのデバッグを支援することができる。

次に、指定レジスタの指定値検出による制御プログラム
停止機能に関し、第２図を用いて説明する。まず、モニ
タプログラムにおいて、アドレスレジスタ３３に対する
レジスタ指定および比較レジスタ３０に対する指定値設
定を行なった後に制御プログラムに実行を移行する。

マイクロプロセッサ１が、制御プログラムに実行を移行
した後に、アドレスレジスタ３３によって指定されるレ
ジスタの内容がバッファレジスタ３２に自動的に読み出
され更新される。

比較器３１は、あらかじめ設定された比較レジスタ３０
の値とバッファレジスタ３２の値とを比較し、−敗した
場合には内部割込み信号「を出力し、プログラムの実行
をモニタプログラムに移行する。

モニタプログラムでは、内部割込み信号が発生した段階
でのレジスタの値等を外部に出力することにより、プロ
グラムのデ／＜７グを支援することができる。

なお、上記実施例では、指定アドレスの指定回数実行に
よる制御プログラム停止機能に関し、第１図において、
特定アドレスカウンタ２０およびブレークカウントレジ
スタ２２を用いたマイクロプロセッサを示したが、上記
カウンタおよびレジスタを内蔵せず、指定アドレスの一
致のみを検出し、内部割込み信号ｅを出力することによ
って、指定アドレス実行による制御プログラム停止機能
のみを実現することができる。

また、第１図においては、１つの指定アドレスにおける
１つの指定回数実行によるプログラム実行停止機能につ
いて述べたが、複数の特定アドレスデコーダ２３．特定
アドレスカウンタ２０．比較器２１．ブレークカウント
レジスタ２２を内蔵することにより、複数の指定アドレ
スにおける複数の指定回数実行によるプログラム実行停
止機能を実現することができる。

さらに、指定レジスタの指定値検出による制御プログラ
ム停止機能に関しても、第２図においては、１つの指定
レジスタにおける１つの指定値検出による制御プログラ
ム実行停止機能について述べたが、複数の比較レジスタ
３０．比較器３１゜ハソファレジスタ３２．アドレスレ
ジスタ３３を内蔵することにより、１つの指定レジスタ
における複数の指定値検出による制御プログラム実行停
止機能や、複数の指定レジスタにおける複数の指定値検
出による制御プログラム実行停止機能を実現することが
できる。

〔発明の効果〕

以上説明したように本発明は、命令によって設定が可能
な複数のレジスタ、カウンタおよび比較器を備え、実時
間実行状態におけるプログラムデバッグを支援すること
により、実行ユニットによって実行される命令を対象に
実時間での指定条件検出が可能となり、実時間での指定
アドレスの指定回数実行によるプログラム実行停止機能
や、指定レジスタの指定値検出によるプログラム実行停
止機能を実行ユニットの動作と一致したものとして実現
でき、従来のマイクロプロセッサに比べ、より精度の高
いプログラムデバッグ機能を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例として指定アドレスの指定回
数実行によるプログラム実行停止機能を内蔵したマイク
ロプロセ・ノサを示すシステム構成図、第２図は本発明
の他の実施例として指定レジスタの指定値検出によるプ
ログラム実行停止機能を内蔵したマイクロプロセッサを
示すシステム構成図、第３図は従来のマイクロプロセッ
サを用いたシステムを示すシステム構成図である。 ｌ・・・マイクロプロセッサ、２・・・バスインタフェ
ースユニット、３・・・命令キャッシュ、４・・・アド
レスＴＡＧメモリ、５・・・実行ユニット、６・・・レ
ジスタ及びアキュムレータ、７・・・内部データバス、
８・・・アドレスデコーダ、９・・・プロセッサメモリ
、１０・・・データメモリ、１１・・・アドレスバス、
１２・・・データバス、２０・・・特定アドレスカウン
タ、２１・・・比較器、２２・・・ブレークカウントレ
ジスタ、２３・・・特定アドレスデコーダ。

Claims (1)

【特許請求の範囲】
1. 命令によって設定が可能な複数のレジスタ、カウンタお
   よび比較器を備え、実時間実行状態におけるプログラム
   デバッグを支援することを特徴とするマイクロプロセッ
   サ。