JPH0340039A - ファームウェア診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はファームウェア診断装置に関し、特に。

制御装置に使用されるファームウェア診断装置に関する
。

［従来の技術］ 従来のファームウェアのデバッグ機能は、任意のアドレ
スでプログラムをストップさせたり、１ステツプ毎に命
令を実行させたりするなどの簡単なものが多い。これに
対し、ソフトウェアのデバッグで用いられる追跡プログ
ラムあるいは診断プログラムと同様な機能を得るには、
大規模なファ−ムラエアデバッグ用の開発支援システム
が必要である。

［発明が解決しようとする課題］ 上述した従来のファームウェアのデバッグ機能はきわめ
て簡単なものであるので、ファームウェアの走行経路を
診断したりすることができないという欠点がある。例え
ば、制御装置の外部よりある事象Ｒが発生すると、制御
装置のファームウェアはルーチンＳヘジャンプしてから
ルーチンＴへ行くものとする。そして、事象Ｒが発生し
た時期により、ルーチンＳヘジャンプする経路が複数あ
り、またルーチンＳは事象Ｒが発生するまでに複数回通
過するような場合、またそのルーチンＳ内において多数
のカウンタ等のループが存在するような場合、ルーチン
Ｔヘジャンプした時、ルーチンＳ内のループにおいて走
行アドレスの経路を記憶するメモリが尽きてしまうこと
がある。この場合、どのルーチンからルーチンＳヘジャ
ンプしたのか、すなわち最後にルーチンＳヘジャンプし
たアドレスを知ることは従来のファームウェアのデバッ
グ機能では困難であった。

［課題を解決するための手段］ 本発明のファームウェア診断装置は、ファームウェアの
走行アドレスをカウントするプログラムと１分岐命令等
のファームウェアの走行アドレスが不連続となるマイク
ロ命令を検出するデコーダと、不連続となったファーム
ウェアのアドレスを格納する第１のアドレスレジスタと
、該第１のアドレスレジスタの内容を格納する第２のア
ドレスレジスタと、前記第１のアドレスレジスタと第２
のアドレスレジスタの内容とを比較する回路と。

ファームウェアの走行アドレスを格納するメモリと、該
メモリの記憶領域が無くなった時には再び先頭記憶領域
から記憶していく記憶制御手段とを有している。

［作用］ このような構成により１本発明では、前記デコーダが不
連続となるマイクロ命令を検出する毎にファームウェア
の走行アドレスを第１のアドレスレジスタへ格納し、第
１のアドレスレジスタの内容と第２のアドレスレジスタ
の内容が異なる毎に第１のアドレスレジスタの内容を第
２のアドレスレジスタへ格納し、かつ、メモリに現在の
ファームウェアの走行アドレスをデータとして記憶する
。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

通常機能を実現するファームウェア内蔵の制御装置１は
２例えば１６ビツトのプログラムカウンタ１０．インス
トラクションレジスタ６０とを備えており、プログラム
カウンタ１０の出力信号線１０１およびインストラクシ
ョンレジスタ６０の出力信号線６０１を介して制御装置
１のファームウェアを診断するための診断回路２に接続
されている。

この診断回路２は１例えば信号線１０１より入力される
マイクロ命令をデコードし１分岐命令を検出してイネー
ブル信号７０１を出力するデコーダ７０．このデコーダ
７０において分岐命令が検出された時、信号線１０１の
データを入力データとして格納する第１のアドレスレジ
スタ２１．この第１のアドレスレジスタ２１と第２のア
ドレスレジスタ２２の内容を比較する比較回路３０とを
含む。第２のアドレスレジスタ２２は比較回路３０にお
いて第１のアドレスレジスタ２１と第２のアドレスレジ
スタ２２の内容が不一致であった場合に、第１のアドレ
スレジスタ２１の内容を格納する。

診断回路２はまた。比較回路３０の出力信号３０１をカ
ウント信号として人力される２例えば８ビツトのアドレ
スカウンタ４０．信号線１０１のデータを入力データと
し、アドレスカウンタ４０の出力信号線４０１のデータ
を入力アドレスとする２５６ワードの記憶領域をもつメ
モリ（ＲＡＭ）５０を有する。アドレスカウンタ４０は
値２５５を越えた時には値０に戻ってカウントを再開す
る。

次に１本実施例のファームウェア診断装置の動作につい
て説明する。

制御装置１のファームウェア走行中、ファームウェアの
マイクロ命令が分岐命令の時、信号線６０１を通した指
令によって、第１のアドレスレジスタ２１に信号線１０
１を通じてファームウェアの走行アドレスが格納される
。その時、比較回路３０において第１のアドレスレジス
タ２１と第２のアドレスレジスタ２２の内容を比較し、
内容が一致しなければ、アドレスカウンタ４０により信
号線１０１を通じて、ファームウェアの走行アドレスが
メモリ５０へ格納されると共に、第１のアドレスレジス
タ２１の内容が第２のアドレスレジスタ２２へ格納され
る。

例えば、ファームウェアをあるアドレスにおいてストッ
プするように設定しておいた場合、上記動作終了時、メ
モリ５０およびアドレスカウンタ４０の内容を見ること
により、ストップしたアドレスに至るまでの２５６ステ
ツプの経路を知ることができる。

第２図は制御装置１におけるファームウェアの流れの一
部を示す図であり、Ａ−Ｇはファームウェアの各ルーチ
ンを示している。簗２図において。

ファームウェアは通常Ａ→Ｂ→Ｃ→Ｄ→Ｅ→Ｆ→Ａのル
ーチンを繰返すループを形成しているものとし、またル
ーチンＡ−Ｆには、内部に例えば第３図のようなファー
ムウェアのカウンタ等のループが多数存在するものとす
る。制御装置１の外部より事象Ｈが起こったときにファ
ームウェアが処理しているルーチンによりルーチンＦヘ
ジャンプし、ルーチンＧへ行くものとする。

例えば、ルーチンＧにおいて制御装置１の内部フラグの
異常が検出されたときに、どこに原因があるのかを知る
ためには、ルーチンＧへ至った経路を知ることが有効で
ある。この場合、ルーチンＧの先頭アドレスでアドレス
ストップをかけてファームウェアを実行させ、適当なタ
イミングで事象Ｈを発生させる実験を行なえば、フラグ
異常はどのルーチンからジャンプしたときに発生したか
を知ることができる。

［発明の効果］ 以上説明したように１本発明による診断回路を用いるこ
とにより、わずかな記憶領域を使用するのみでファーム
ウェアの走行経路を診断することができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図、第３
図はファームウェアの流れの一例を示した図である。 図において、１・・・制御装置、２・・・診断回路、１
０・・・プログラムカウンタ、２１．２２・・・第１．
第２のアドレスレジスタ、３０・・・比較回路、４０・
・・アドレスカウンタ、５０・・・メモリ、６０・・・
インストラクションレジスタ、７０・・・デコーダ。

Claims (1)

【特許請求の範囲】
1. １）ファームウェアの走行アドレスをカウントするプロ
   グラムカウンタと、分岐命令等のファームウェアの走行
   アドレスが不連続となるマイクロ命令を検出するデコー
   ダと、不連続となったファームウェアのアドレスを格納
   する第１のアドレスレジスタと、該第１のアドレスレジ
   スタの内容を格納する第２のアドレスレジスタと、前記
   第１のアドレスレジスタの内容と前記第２のアドレスレ
   ジスタの内容とを比較する比較回路と、ファームウェア
   の走行アドレスを格納するメモリと、前記メモリの記憶
   領域が無くなった時には再び先頭記憶領域から記憶して
   いく記憶制御手段とを有し、前記デコーダが不連続とな
   るマイクロ命令を検出する毎に、ファームウェアの走行
   アドレスを前記第１のアドレスレジスタへ格納し、前記
   第１のアドレスレジスタの内容が前記第２のアドレスレ
   ジスタの内容と異なる毎に、前記第１のアドレスレジス
   タの内容を前記第２のアドレスレジスタへ格納し、かつ
   前記メモリに現在のファームウェア走行アドレスをデー
   タとして記憶することを特徴とするファームウェア診断
   装置。